Invention Publication
- Patent Title: 堆叠模式下PVLAN的芯片实现方法
- Patent Title (English): Chip achieving method of PVLAN in stacked mode
-
Application No.: CN201710017192.0Application Date: 2017-01-10
-
Publication No.: CN106685788APublication Date: 2017-05-17
- Inventor: 张国颖 , 杨曙军 , 单哲
- Applicant: 盛科网络(苏州)有限公司
- Applicant Address: 江苏省无锡市工业园区星汉街5号B幢4楼13/16单元
- Assignee: 盛科网络(苏州)有限公司
- Current Assignee: 苏州盛科通信股份有限公司
- Current Assignee Address: 江苏省无锡市工业园区星汉街5号B幢4楼13/16单元
- Agency: 南京利丰知识产权代理事务所
- Agent 王锋
- Main IPC: H04L12/46
- IPC: H04L12/46

Abstract:
本发明揭示了一种堆叠模式下PVLAN的芯片实现方法,通过在堆叠芯片的端口分配相应的VLAN、出方向的第一隔离标号、入方向的第二隔离标号,以及在堆叠芯片中配置PVLAN的转发规则,芯片接收到报文后,根据PVLAN的转发规则对报文进行处理,即根据PVLAN的属性进行通信,使得PVLAN的信息能够在跨芯片进行传输。本发明大大的扩展了PVLAN技术的应用范围,使得PVLAN的应用更加灵活和高效。
Public/Granted literature
- CN106685788B 堆叠模式下PVLAN的芯片实现方法 Public/Granted day:2019-10-11
Information query