一种基于FPGA的高效数据缓冲方法
Abstract:
本发明公开了一种基于FPGA的高效数据缓冲方法,将检测合格的数据和帧头地址分离存储,数据存储于第一存储单元,帧头地址存储于第二存储单元,第二存储单元将存储信息提供给CPU,CPU可以根据自身负荷选择性获取帧头地址对应的数据,从而实现FPGA缓冲区的动态分配,提高FPGA缓冲区的利用率,在FPGA缓冲区中存储多帧完整的数据,进而使CPU有选择的获取数据,避免CPU对无效数据的读取导致数据缓冲效率低下的问题。
Public/Granted literature
Patent Agency Ranking
0/0