一种包括多个逻辑瓦片的集成电路，其中每个逻辑瓦片包括多个(i)计算元件和(ii)开关矩阵。所述多个开关矩阵被分级布置，包括：(i)配置在分层网络(例如，基数‑4网络)中的第一级，其中，第一级的每个开关矩阵连接到至少一个相关联的计算元件，(ii)配置在分层网络(例如，基数‑2或基数‑3网络)中并耦合到第一级开关的第二级，以及(iii)配置在网状网络中并耦合到第一和/或第二级开关的第三级。在一个实施例中，第三级开关矩阵位于第一级和第二级开关矩阵之间；在另一个实施例中，第三级是最高级。