执行复数乘法累加运算
Abstract:
在根据本公开的一个示例中描述了一种器件。该器件包括至少两个忆阻单元。每个忆阻单元包括用于存储复数权重值的一个分量的忆阻元件。该器件还包括耦合至忆阻元件的实数输入乘法器,所述实数输入乘法器用于将忆阻元件的输出信号与输入信号的实数分量相乘。该器件的虚数乘法器耦合至忆阻元件,其用于将忆阻元件的输出信号与输入信号的虚数分量相乘。
Patent Agency Ranking
0/0