Invention Publication
- Patent Title: 一种锁相环自校准电路
- Patent Title (English): Phase locked loop self-calibration circuit
-
Application No.: CN201711133774.1Application Date: 2017-11-16
-
Publication No.: CN107846216APublication Date: 2018-03-27
- Inventor: 周亚莉 , 衣晓峰
- Applicant: 上海华虹集成电路有限责任公司 , 北京中电华大电子设计有限责任公司
- Applicant Address: 上海市浦东新区张江高科园区碧波路572弄39号
- Assignee: 上海华虹集成电路有限责任公司,北京中电华大电子设计有限责任公司
- Current Assignee: 上海华虹集成电路有限责任公司,北京中电华大电子设计有限责任公司
- Current Assignee Address: 上海市浦东新区张江高科园区碧波路572弄39号
- Main IPC: H03L7/085
- IPC: H03L7/085 ; H03L7/18

Abstract:
本发明公开了一种锁相环(简称PLL)自校准电路,包括:第一计数器对晶振(简称XTAL)输出时钟进行计数;第二计数器对压控振荡器(简称VCO)的分频时钟进行计数;二分查找电路输出预设频点对应的电感电容振荡器的开关电容控制字;查找表电路输出目标频点相对于中心频点的开关电容控制字差值;精调控制电路根据二分查找电路、查找表电路和模拟比较器输出得到目标频率对应的开关电容阵列控制字。本发明通过数字电路控制电感电容振荡器中开关电容阵列的容值,将频率调谐曲线从一条扩展成多条,通过保存中心频点开关电容阵列控制字以及目标频点和中心频点的开关电容阵列控制字差值,实现在频点切换时,仅进行精调就能完成锁相环的快速锁定。
Public/Granted literature
- CN107846216B 一种锁相环自校准电路 Public/Granted day:2021-04-13
Information query