Invention Grant
- Patent Title: 一种无运放的带隙基准电路
-
Application No.: CN201810013863.0Application Date: 2018-01-08
-
Publication No.: CN108037791BPublication Date: 2019-10-11
- Inventor: 来新泉 , 王慧 , 王宇恒 , 李琴琴
- Applicant: 西安电子科技大学
- Applicant Address: 陕西省西安市雁塔区太白南路2号
- Assignee: 西安电子科技大学
- Current Assignee: 西安拓尔微电子股份有限公司
- Current Assignee Address: 陕西省西安市雁塔区太白南路2号
- Agency: 陕西电子工业专利中心
- Agent 邵丽丽; 王品华
- Main IPC: G05F1/567
- IPC: G05F1/567

Abstract:
本发明公开了一种无运放的带隙基准电路,该带隙基准电路包括带隙核心单元、钳位单元和启动单元;带隙核心单元用于产生零温度系数基准电压VREF;钳位单元的输入端分别连接钳位电压VA和钳位电压VB,输出端连接基准电压VREF,与带隙核心单元构成负反馈,用于保证带隙核心单元输出的钳位电压VA与钳位电压VB相等;启动单元的输入端连接钳位电压VB,输出端输出启动信号Vstart至钳位单元,用于保证钳位单元和带隙核心单元在上电时迅速进入正常工作状态。本发明由于未采用运放结构,削弱了失调电压对基准电压VREF的影响,采用电阻比例补偿技术降低了基准电压的温度系数。本发明具有低温漂、低功耗、结构简单的优点,可用于对静态功耗要求高的芯片。
Public/Granted literature
- CN108037791A 一种无运放的带隙基准电路 Public/Granted day:2018-05-15
Information query
IPC分类: