Invention Publication
- Patent Title: 多瓦片、多芯片处理布置中的同步
- Patent Title (English): SYNCHRONIZATION IN A MULTI-TILE, MULTI-CHIP PROCESSING ARRANGEMENT
-
Application No.: CN201880004198.7Application Date: 2018-10-11
-
Publication No.: CN110121699APublication Date: 2019-08-13
- Inventor: 丹尼尔·约翰·佩勒姆·威尔金森 , 斯蒂芬·菲利克斯 , 理查德·卢克·索斯维尔·奥斯本 , 西蒙·克里斯蒂安·诺尔斯 , 艾伦·格雷汉姆·亚历山大 , 伊恩·詹姆斯·奎因
- Applicant: 图核有限公司
- Applicant Address: 英国布里斯托
- Assignee: 图核有限公司
- Current Assignee: 图核有限公司
- Current Assignee Address: 英国布里斯托
- Agency: 深圳市中联专利代理有限公司
- Agent 王怡瑾
- Priority: 1717294.1 2017.10.20 GB
- International Application: PCT/EP2018/077675 2018.10.11
- International Announcement: WO2019/076715 EN 2019.04.25
- Date entered country: 2019-05-06
- Main IPC: G06F9/52
- IPC: G06F9/52

Abstract:
一种操作系统的方法,包括被划分成多个域的多个处理器瓦片,其中在每个域内,瓦片通过时间确定性互连的相应实例彼此连接,并且在域之间,瓦片通过非时间确定性互连彼此连接。所述方法包括:执行计算级,然后在每个域内执行相应的内部屏障同步,然后在每个域内执行内部交换阶段,然后执行外部屏障同步以在不同域之间同步,然后在域之间执行外部交换阶段。
Public/Granted literature
- CN110121699B 多瓦片、多芯片处理布置中的同步 Public/Granted day:2023-07-07
Information query