存储器单元阵列包括多个存储器块，每个存储器块具有在垂直于衬底的方向上堆叠在衬底上的多个存储器单元。行解码器电路通过多个字线连接到多个存储器单元，选择多个存储器块的第一存储器块。页面缓冲电路通过多个位线连接到多个存储器单元。在擦除操作期间，控制逻辑电路向衬底施加擦除电压，将具有第一字线电压和第二字线电压的字线电压输出到行解码器电路。在擦除操作期间，行解码器电路将第一字线电压施加到第一存储器块的每个字线，然后将第二字线电压施加到每个字线。