Invention Grant
- Patent Title: 用于GAA器件的沟道结构以及制备方法
-
Application No.: CN202210751556.9Application Date: 2022-06-29
-
Publication No.: CN115020407BPublication Date: 2025-04-25
- Inventor: 陈鲲 , 杨静雯 , 徐敏 , 王晨 , 张卫 , 徐赛生 , 吴春蕾
- Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
- Applicant Address: 上海市浦东新区中国(上海)自由贸易试验区碧波路690号401-23室;
- Assignee: 上海集成电路制造创新中心有限公司,复旦大学
- Current Assignee: 上海集成电路制造创新中心有限公司,复旦大学
- Current Assignee Address: 上海市浦东新区中国(上海)自由贸易试验区碧波路690号401-23室;
- Agency: 上海慧晗知识产权代理事务所
- Agent 徐海晟
- Main IPC: H10D84/85
- IPC: H10D84/85 ; H10D84/03 ; H10D30/62 ; H10D30/01

Abstract:
本发明提供了一种用于GAA器件的沟道结构,包括:衬底;形成于所述衬底上的第一区域的第一应力结构层;以及沟道叠层;所述沟道叠层形成于所述第一应力结构层和所述衬底的第二区域上;其中,所述第一区域为用于形成NMOS器件的区域,所述第二区域为用于形成PMOS器件的区域;所述第一应力结构层用于提供第一区域的所述沟道叠层所需的应力。解决了NMOS器件的区域的源区和漏区难以提供沟道叠层所需的高应力的问题,实现了NMOS器件的区域的应力提供的成功率提高的效果。
Public/Granted literature
- CN115020407A 用于GAA器件的沟道结构以及制备方法 Public/Granted day:2022-09-06
Information query