本公开涉及一种缓冲放大器、驱动芯片及电子设备，缓冲放大器包括：运算放大器及调压模块，调压模块被配置为以目标时长为周期工作，在第一时段期间，调压模块的电压输出端的电压从初始电压建立到中间电压；在第二时段期间，电压输出端的电压建立到目标电压，目标电压与输入电压之间的差距小于中间电压与输入电压的差距、且运算放大器的输出端的电压建立到与输入电压无关的预设电压。本公开实施例实现了缓冲放大器内部的运算放大器的输出端的输出电压与整个缓冲放大器输出端的目标输出电压的解耦，实现了缓冲放大器的真轨到轨输入输出的特性，且具有较低的电路复杂度、面积和功耗。