一种基于FPGA的中断聚合装置
Abstract:
本实用新型提供了一种基于FPGA的中断聚合装置,包括FPGA单元,所述FPGA单元分别与一CPU以及复数个管理FXS接口的SLIC芯片连接;所述FPGA单元包括一中断检测单元和一模拟寄存器;所述中断检测单元用于根据配置中的中断检测参数每间隔时间检测来自SLIC芯片的中断是否有效,若是,则将所述中断对应的标志位的值置为1并写入模拟寄存器中,否则,清零所述模拟寄存器中该中断对应的标志位;所述模拟寄存器用于存储所述SLIC芯片的中断标志位;所述FPGA单元还用于接收来自SLIC芯片的中断以及用于在模拟寄存器中存在非零的标志位时向CPU输出中断信号。本实用新型实现中断集中检测,减少CPU逐个轮询造成的资源与时间的浪费,大大提高CPU响应速率。
Patent Agency Ranking
0/0