中科微点-全球专利检索

  1. Login
  2. Sign Up
Invention Grant
US08222111B1 Simultaneous formation of a top oxide layer in a silicon-oxide-nitride-oxide-silicon (SONOS) transistor and a gate oxide in a metal oxide semiconductor (MOS) 有权
在氧化硅 - 氧化物 - 氧化物 - 硅（SONOS）晶体管中同时形成顶部氧化物层和金属氧化物半导体（MOS）中的栅极氧化物，

  • Patent Title: Simultaneous formation of a top oxide layer in a silicon-oxide-nitride-oxide-silicon (SONOS) transistor and a gate oxide in a metal oxide semiconductor (MOS)
  • Patent Title (中): 在氧化硅 - 氧化物 - 氧化物 - 硅（SONOS）晶体管中同时形成顶部氧化物层和金属氧化物半导体（MOS）中的栅极氧化物，
  • Application No.: US12782699
    Application Date: 2010-05-18
  • Publication No.: US08222111B1
    Publication Date: 2012-07-17
  • Inventor: Jeong-Mo Hwang
  • Applicant: Jeong-Mo Hwang
  • Applicant Address: US CA San Jose
  • Assignee: Cypress Semiconductor Corporation
  • Current Assignee: Cypress Semiconductor Corporation
  • Current Assignee Address: US CA San Jose
  • Main IPC: H01L21/8234
  • IPC: H01L21/8234 ;  H01L21/336 ;  H01L21/31
Simultaneous formation of a top oxide layer in a silicon-oxide-nitride-oxide-silicon (SONOS) transistor and a gate oxide in a metal oxide semiconductor (MOS)
Abstract:
A method for semiconductor fabrication. The method includes providing a silicon substrate and forming a tunnel oxide layer over the silicon substrate. Thereafter, a nitride layer is formed over the tunnel oxide layer. The nitride layer and the tunnel oxide layer are etched except where at least one nonvolatile silicon oxide nitride oxide silicon (SONOS) transistor is formed. Additionally, oxide layers are simultaneously formed over the nitride layer corresponding to where at bast one SONOS memory transistor is formed and over the exposed silicon substrate corresponding to where at least one metal oxide semiconductor (MOS) transistor is formed.
Abstract(Chinese):

一种半导体制造方法。 该方法包括提供硅衬底并在硅衬底上形成隧道氧化层。 此后，在隧道氧化物层上形成氮化物层。 除了形成至少一个非易失性氧化硅氮氧化物硅（SONOS）晶体管之外，蚀刻氮化物层和隧道氧化物层。 此外，氧化物层同时形成在对应于形成一个SONOS存储晶体管的地方的氮化物层上，并且在与形成至少一个金属氧化物半导体（MOS）晶体管的位置相对应的暴露的硅衬底上）上。

Information query
Espacenet
IPC分类:
H 电学
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件（使用半导体器件的测量入G01；一般电阻器入H01C；磁体、电感器、变压器入H01F；一般电容器入H01G；电解型器件入H01G9/00；电池组、蓄电池入H01M；波导管、谐振器或波导型线路入H01P；线路连接器、汇流器入H01R；受激发射器件入H01S；机电谐振器入H03H；扬声器、送话器、留声机拾音器或类似的声机电传感器入H04R；一般电光源入H05B；印刷电路、混合电路、电设备的外壳或结构零部件、电气元件的组件的制造入H05K；在具有特殊应用的电路中使用的半导体器件见应用相关的小类）
H01L21/00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21/70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造（由预制电组件组成的组装件的制造入H05K3/00，H05K13/00）
H01L21/77 ..在公共衬底中或上面形成的由许多固态元件或集成电路组成的器件的制造或处理（电可编程只读存储器或其多步骤的制造方法入H01L27/115）
H01L21/78 ...把衬底连续地分成多个独立的器件（改变表面物理特性或者半导体形状的切割入H01L21/304）
H01L21/82 ....制造器件，例如每一个由许多元件组成的集成电路
H01L21/822 .....衬底是采用硅工艺的半导体的（H01L21/8258优先）
H01L21/8232 ......场效应工艺
H01L21/8234 .......MIS工艺
Patent Agency Ranking
0/0