不同触发器组合的高阻型数字鉴相器

    公开(公告)号:CN112311387B

    公开(公告)日:2024-06-07

    申请号:CN201910709199.8

    申请日:2019-08-01

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明案即《不同触发器组合的高阻型数字鉴相器》中的四个鉴相器状态迁移图即说明书附图2、图4‑6所表述的鉴相器工作状态迁移实态,都符合以下基本的工作状态关系:a.初态(复位后)初态时WrWc=00时,QrQc=00,PDo=高阻态。b.处在初态下的一个输入信号上升边沿到达WrWc=↑0时,QrQc=10,PDo=“1”态;WrWc=0↑时,QrQc=01,PDo=“0”态。c.处在非初态下的另一个输入信号上升边沿到达WrWc=‑↑/↑‑时,QrQc=11,PDo=高阻态。d.处在任意态下输入信号的上升边沿同时到达WrWc=↑↑时,QrQc=11,PDo=高阻态;如果WrWc=↑↑→11则直接启动前置式复位。e.Wr=↑↑时,Qr=1→0,PDo=高阻态。

    4046型边沿式高阻型鉴相器终结化设计案

    公开(公告)号:CN117728830A

    公开(公告)日:2024-03-19

    申请号:CN202211106377.6

    申请日:2022-09-11

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 4046型边沿式高阻型鉴相器终结化设计案。本件所提出的4046型鉴相器设计案中,由于采用从鉴相器输入到双控型模拟开关二个控端为止的原理电路一体化设计,确保鉴相器输入同步有效变化时输出接口电路二个输入也具有同步变化功能,同时当输出接口电路二个输入同步变化时双控型模拟开关二个控端也具有同步变化功能;从鉴相器输入到双控型模拟开关二个控端的输入变化响应时间仅为四个基本门电路传输延迟时间,确保鉴相器高速工作,消除了4046型鉴相器缺陷的现象,即符合4046型鉴相器鉴相器工作定义。鉴相器中所采用到的触发器技术也可应用到分频/计数等应用领域确保高速性。

    全自动锁定工作状态的高阻型数字鉴相器

    公开(公告)号:CN106656169B

    公开(公告)日:2023-11-24

    申请号:CN201510645127.3

    申请日:2015-11-03

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 图1所示本发明《全自动锁定工作状态的高阻型数字鉴相器》的高阻型数字鉴相器内部电路方框图,其工作原理说明如下:初态后另一输入信号加入,如果高阻态输出电平不在电平窗口比较器内时由于标识5的输出为“1”,则cp有计数脉冲输入,调整DAC的输出电平值直至标识5的输出为“0”;此时由于cp无计数脉冲输入则DAC的输出电平值保持在一个固定的值上,最终通过LF的调整,将高阻态输出电平锁定在[V2,V1]内的同步工作状态。反之,高阻态输出电平在电平窗口比较器内时由于标识5的输出为“0”直接cp无计数脉冲输入,经过LF调整将高阻态输出电平锁定在[V2,V1]内的同步工作状态。

    现有边沿式高阻型数字鉴相器输出端优化设计案

    公开(公告)号:CN108988848B

    公开(公告)日:2022-08-23

    申请号:CN201710401843.6

    申请日:2017-06-01

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明案中的鉴相器内部电路如图3所示,工作原理为:a.初态(复位后)初态时WrWc=00时,QrQc=01,PDo=高阻态。b.处在初态下的一个输入信号上升边沿到达WrWc=↑0时,QrQc=11,PDo=“1”态;WrWc=0↑时,QrQc=00,PDo=“0”态。c.处在非初态下的一个输入信号上升边沿到达WrWc=‑↑/↑‑时,QrQc=10,PDo=高阻态。d.处在任意态下输入信号的上升边沿同时到达WrWc=↑↑时,QrQc=10,PDo=高阻态。

    正交化的边沿式高阻型鉴相器组环锁相环

    公开(公告)号:CN112350719B

    公开(公告)日:2022-02-11

    申请号:CN201910727510.1

    申请日:2019-08-07

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明案的锁相环中来自VCO的锁相环输入输出信号及VCO输出信号属于三个不同器件的输出信号,处在锁相环锁定状态下的锁相环外部输入信号与锁相环输出信号呈正交关系,尽管鉴相器即锁相环的二个输入信号依旧保持着鉴相器原有的同步同相关系。有关锁定状态下锁相环的二个输入信号Wr,Wc,输出信号Wout与VCO输出信号Wvco的时序工作关系如图所示,其中锁相环外部输入信号与锁相环输出信号呈正交关系,内中外部输入信号并无等占空比的限制条件,方便说明起见采用了等占空比信号的样例。

    智能门系统
    6.
    发明公开

    公开(公告)号:CN112102544A

    公开(公告)日:2020-12-18

    申请号:CN201910475377.5

    申请日:2019-05-31

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明公开了一种智能门,包括门体,图像采集装置和门禁系统;门体安装于房屋的出入口;图像采集装置用于采集站立于房屋外侧人员的脸部图像;门禁系统分别连接图像采集装置和门体;门禁系统包括图像存储模块、人脸识别模块和门禁控制模块;图像存储模块用于存储住户相片;人脸识别模块用于将住户相片与图像采集装置采集的脸部图像进行比对运算、并在运算所得匹配值达到阈值时对门禁控制装置输出脉冲信号;门禁控制装置用于在收到脉冲信号时控制门体由上电锁紧切换至断电开启。本发明能够适用于自家居住使用和外包出租、能够实现智能化的承租申请、出租备案等工作过程。

    全自动锁定工作状态的高阻型鉴相器组环锁相环

    公开(公告)号:CN111865302A

    公开(公告)日:2020-10-30

    申请号:CN201910357732.9

    申请日:2019-04-30

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明涉及全自动锁定工作状态的高阻型鉴相器组环锁相环。图1所示本发明的高阻型数字鉴相器内部电路方框图,其工作原理说明如下:初态后另一输入信号加入,如果高阻态输出电平不在电平窗口比较器内时由于标识5的输出为“1”,则cp有计数脉冲输入,调整DAC的输出电平值直至标识5的输出为“0”;此时由于cp无计数脉冲输入则DAC的输出电平值保持在一个固定的值上,最终通过LF的调整,将高阻态输出电平锁定在[V2,V1]内的同步工作状态。反之,高阻态输出电平在电平窗口比较器内时由于标识5的输出为“0”直接cp无计数脉冲输入,经过LF调整将高阻态输出电平维持在[V2,V1]内的同步工作状态。

    高阻型鉴相器输出级非FET开关类的标准型接口电路

    公开(公告)号:CN108988844A

    公开(公告)日:2018-12-11

    申请号:CN201710401844.0

    申请日:2017-06-01

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本发明是作为在申请中《标准化设计高阻型数字鉴相器的结构原理方案》这一发明专利对象鉴相器的标准型接口电路,其方框图为图1。电路的工作原理以INH为有效屏蔽方式为例说明如下:各个门电路是作为数字开关形式存在的,当INH即数字开关的控端信号为有效时各个开关处于断开状态,数字开关的输出为常态值。这个常态值作为配对0型或1型开关的控端信号确保0/1型开关处于断开状态,即鉴相器输出为高阻态值。当INH为无效时各个开关处于导通状态,数字开关的输出根据其自身定义为输入信号的正相态值或反相态值。通过常态值与0/1型开关的配对特征确保二个0/1型开关中一个处于导通状态,另一个处于断开状态,实现鉴相器输出为相对应的“H”或“L”态值。

    时滞型VCO的同步补偿电路

    公开(公告)号:CN111865301B

    公开(公告)日:2024-05-03

    申请号:CN201910346867.5

    申请日:2019-04-27

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 本技术提供了一种适应于各种不同类型及用途的高阻型数字鉴相器针对时滞型VCO组环锁相环作同步补偿同步控制电路一个标准化设计方案,有着以下特征:1.控端信号直接取自于鉴相器输出信号;2.最大补偿时宽受制于一个人为设定时宽;3.实际补偿时宽在最大补偿时宽约束下受制于鉴相器输出的相位误差信号;4.正相补偿与反相回调补偿的时宽有着不等性;5.设置补偿不作用窗口,反相回调补偿窗口大于正相补偿窗口作为锁相环自主锁定窗口期。

    正交化高阻型数字鉴相器
    10.
    发明授权

    公开(公告)号:CN106612117B

    公开(公告)日:2023-12-15

    申请号:CN201510697926.5

    申请日:2015-10-24

    Applicant: 张伟林

    Inventor: 张伟林

    Abstract: 基于发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》设计方案中的规定,即图1所示内容实现了正交化高阻型数字鉴相器的设计。鉴相器的定义体现在初态中,即:WrWc=‑1时PDo=高阻态输出(‑为任意码),WrWc=00时PDo=0”态输出,WrWc=10时PDo=“1”态输出。

Patent Agency Ranking