公开(公告)号：CN119230602A

公开(公告)日：2024-12-31

申请号：CN202410568737.7

申请日：2024-05-09

Applicant: 三垦电气株式会社

Inventor： 染矢亮

IPC: H01L29/739 ,  H01L29/423

Abstract: 半导体装置。半导体装置(100)具备配置于半导体衬底(101)上的二极管部(20)和配置于二极管部周围的IGBT部(10)。IGBT部具备第1导电型第1半导体区域(6)、设置于第1半导体区域上的第2导电型第2半导体区域(7)和在深度方向上贯穿第2半导体区域的沟槽(14)。二极管部具备第1半导体区域、设置于第1半导体区域上的第2导电型第3半导体区域(12)和在深度方向上贯穿第3半导体区域的第2沟槽(16)。在IGBT部的第1沟槽延伸的第1方向的第1端(14EG)与二极管部的第2沟槽的第1方向的第2端(16EG)之间具备结深度比IGBT部的第2半导体区域结深度深的第2导电型第4半导体区域(70)。

公开(公告)号：CN119364834A

公开(公告)日：2025-01-24

申请号：CN202410925889.8

申请日：2024-07-11

Applicant: 三垦电气株式会社

Inventor： 染矢亮

IPC: H10D62/13 ,  H10D12/00 ,  H10D62/10 ,  H10D64/27 ,  H10D84/00

Abstract: 提供半导体装置，抑制了骤回现象。半导体装置具有第1半导体元件、第2半导体元件和虚设区域，第1半导体元件具有：第1半导体区域上方的第2半导体区域；第2半导体区域上方的第3半导体区域；第1沟槽，贯穿第2半导体区域；第1沟槽内电极；第1半导体区域下方的第4半导体区域；上部电极，与第3半导体区域连接；及下部电极，与第4半导体区域连接，第2半导体元件具有：第1半导体区域上方的第5半导体区域，与上部电极电连接；及第6半导体区域，与下部电极连接，虚设区域在第1半导体元件与第2半导体元件之间具有第1半导体区域上方的第7半导体区域、贯穿第7半导体区域的第3沟槽和与第3沟槽内的第1沟槽电极电连接的第3沟槽内电极。