公开(公告)号：CN119847948A

公开(公告)日：2025-04-18

申请号：CN202411436084.3

申请日：2024-10-15

Applicant: 三星电子株式会社

Inventor： 李宗旺 ,  裴舒逸 ,  张通 ,  R·皮楚马尼 ,  奇亮奭

IPC: G06F12/0862

Abstract: 设备可以包括存储器介质；存储介质；缓冲器；以及至少一个电路，被配置为执行一个或多个操作，一个或多个操作包括：接收存储器地址信息；将存储器地址信息存储在缓冲器中；确定数据可以被加载到存储器介质；以及将与缓冲器中的存储器地址信息相对应的数据从存储介质加载到存储器介质。在一些方面，存储器地址信息是第一存储器地址信息；数据是第一数据；以及至少一个电路还被配置为执行一个或多个操作，一个或多个操作包括：接收包括第二存储器地址信息的存储器访问请求；基于存储器访问请求确定加载第二数据；以及基于第二存储器地址信息将第二数据从存储介质加载到存储器介质。

公开(公告)号：CN114253760B

公开(公告)日：2024-12-17

申请号：CN202111120339.1

申请日：2021-09-24

Applicant: 三星电子株式会社

Inventor： 王林方 ,  R.皮丘马尼 ,  李宗旺

IPC: G06F11/10 ,  G11C29/42 ,  H03M13/11

Abstract: 公开了一种设备。该设备可以包括接收第一低比特宽度消息的输入缓冲器。重构电路可以对第一低比特宽度消息实施重构函数，产生第一高比特宽度消息。计算电路可以对第一高比特宽度消息实施计算函数，产生第二高比特宽度消息。量化电路可以对第二高比特宽度消息实施量化函数，产生第二低比特宽度消息。决策缓冲器然后可以存储第二低比特宽度消息。重构函数和量化函数可以根据设备的迭代和层而变化。

公开(公告)号：CN118626407A

公开(公告)日：2024-09-10

申请号：CN202311395707.2

申请日：2023-10-25

Applicant: 三星电子株式会社

Inventor： 萨哈德·萨拉马特 ,  李宗旺 ,  瑞卡·皮楚马尼

IPC: G06F12/0806 ,  G06F3/06

Abstract: 公开了存储系统和用于存储系统的方法。所述存储系统包括：第一存储介质；处理器，被配置为与第一存储介质通信；以及存储器，结合到处理器。存储器存储指令，所述指令在由处理器执行时使处理器：接收用于访问数据的请求；基于所述请求对第一存储介质进行搜索；从计算装置接收命令，所述命令包括配置参数；并且基于所述命令，将第一存储介质的架构从第一架构修改为与配置参数对应的第二架构。

公开(公告)号：CN116483258A

公开(公告)日：2023-07-25

申请号：CN202310083959.5

申请日：2023-01-18

Applicant: 三星电子株式会社

Inventor： 李宗旺 ,  玛丽·麦·阮 ,  朴熙权 ,  麦兰·埃利亚西 ,  瑞卡·皮彻摩尼

IPC: G06F3/06

Abstract: 公开了包括存储装置的系统。所述存储装置可存储数据。加载模块可至少部分地基于输入/输出(I/O)请求从存储装置读取数据。调度器可至少部分地基于I/O请求的大小小于阈值来将I/O请求放置在队列中，以传送给加载模块。

公开(公告)号：CN116431535A

公开(公告)日：2023-07-14

申请号：CN202211569076.7

申请日：2022-12-08

Applicant: 三星电子株式会社

Inventor： M.M.阮 ,  R.皮初马尼 ,  李宗旺 ,  奇亮奭 ,  K.T.马拉迪

IPC: G06F13/16 ,  G06F13/38 ,  G06F13/40 ,  G06F13/42 ,  G06N20/00

Abstract: 公开了一种加速器。电路可以处理数据以产生经处理的数据。第一层存储可以具有第一容量和第一时延。第二层存储可以具有第二容量和第二时延。第二容量可以大于第一容量，并且第二时延时间可以慢于第一时延。总线可以用于在第一层存储和第二层存储之间传送数据或经处理的数据中的至少一个。

公开(公告)号：CN115376603A

公开(公告)日：2022-11-22

申请号：CN202210558712.X

申请日：2022-05-20

Applicant: 三星电子株式会社

Inventor： 李宗旺 ,  杨靖 ,  M.M.阮 ,  M.埃亚西 ,  R.皮楚马尼

IPC: G11C29/42 ,  G11C7/10 ,  G06F11/10

Abstract: 公开了一种存储单元。该存储单元可以包括用于分量码字的存储装置。分量码字可以存储在存储装置的块中。该块还可以存储块码字。接口可以从主机接收对数据分块的读取请求，并且可以将该数据分块发送到主机。电路可以从存储装置中的块读取分量码字。纠错码(ECC)解码器可以至少部分地基于该分量码字来确定该数据分块。

公开(公告)号：CN118939570A

公开(公告)日：2024-11-12

申请号：CN202410559765.2

申请日：2024-05-08

Applicant: 三星电子株式会社

Inventor： 张通 ,  李宗旺 ,  张达 ,  R·皮奇玛尼 ,  奇亮奭

IPC: G06F12/0804 ,  G06F12/0862 ,  G06F12/0868 ,  G06F8/41

Abstract: 公开了用于存储设备的高速缓存管理的系统和方法。存储设备被配置为接收由计算设备提供的第一代码；运行第一代码；基于第一代码来执行第一存储介质的第一更新；接收由计算设备提供的第二代码；运行第二代码；和基于第二代码来执行第一存储介质的第二更新。

公开(公告)号：CN119806384A

公开(公告)日：2025-04-11

申请号：CN202411379683.6

申请日：2024-09-30

Applicant: 三星电子株式会社

Inventor： 李宗旺 ,  张达 ,  裴舒逸 ,  R·皮楚马尼 ,  奇亮奭

IPC: G06F3/06 ,  G06F11/10

Abstract: 提供了一种高速缓存一致性持久性存储器(PMEM)设备及其操作方法，其中，所述高速缓存一致性PMEM设备包括：输入/输出(I/O)接口；易失性存储器模块；错误校正模块，所述错误校正模块是可根据I/O协议配置的；非易失性存储模块；以及至少一个处理器，其被配置为：通过I/O接口从主机设备接收存储命令和与存储命令相对应的数据，基于存储命令，控制易失性存储器模块存储数据，控制错误校正模块对数据进行编码以生成编码的数据，以及控制非易失性存储模块存储编码的数据。

公开(公告)号：CN118939180A

公开(公告)日：2024-11-12

申请号：CN202410553005.0

申请日：2024-05-07

Applicant: 三星电子株式会社

Inventor： 张通 ,  李宗旺 ,  张达 ,  B·H·崔 ,  R·皮奇玛尼 ,  奇亮奭

IPC: G06F3/06

Abstract: 公开了用于预取数据的系统和方法。与存储设备通信的处理器标识第一地址。该处理器标识与第一地址相关联的第一设置。该处理器基于第一设置向存储设备的第一存储介质发出第一命令。第一命令用于执行第一类型的存储器读取。存储设备被配置为基于第一命令将与第一存储介质中的第一地址相关联的第一数据检索到存储设备的第二存储介质。

公开(公告)号：CN118860273A

公开(公告)日：2024-10-29

申请号：CN202410446191.8

申请日：2024-04-15

Applicant: 三星电子株式会社

Inventor： R·皮楚马尼 ,  奇亮奭 ,  李宗旺 ,  M·M·阮 ,  张通

IPC: G06F3/06 ,  G06F12/0811

Abstract: 一种设备可以包括高速缓存介质、存储介质、被配置为与高速缓存介质及存储介质通信的通信接口，以及至少一个控制电路，其用于将存储介质的一部分配置为可见存储器，并且将高速缓存介质的一部分配置为用于存储介质的该部分的高速缓存。存储介质的该部分可以是存储介质的第一部分，并且至少一个控制电路可以用于配置存储介质的第二部分存留高速缓存介质的该部分。存储介质的该部分可以是存储介质的第一部分，并且至少一个控制电路可以用于将存储介质的第二部分配置为可见存储装置。