-
公开(公告)号：CN102737723B
公开(公告)日：2015-05-13
申请号：CN201210106127.2
申请日：2012-04-12
Applicant: 夏普株式会社
IPC: G11C29/42
CPC classification number: G11C13/0069 , G06F11/1048 , G11C13/0007 , G11C29/52 , G11C2013/0073 , G11C2029/0411
Abstract: 本发明实现一种半导体存储设备，其能够有效地执行在连续的读取动作中会可能发生的数据错误的检测和所述错误数据的校正。所述半导体存储设备(1)使用由金属氧化物制成的可变电阻元件以用于存储信息。在所述半导体存储设备(1)中采用ECC的编码数据的读取动作期间，当通过ECC电路(106)检测数据错误时，假设由于具有与所施加的读取电压脉冲的极性相同的极性的写入电压脉冲的施加而导致已经发生错误写入，具有与读取电压脉冲的极性相反的极性的写入电压脉冲被施加到从其中检测到错误的所有存储单元，以便校正从其中检测到错误的位。
-
Patent Agency Ranking
公开(公告)号：CN102194524B
公开(公告)日：2014-05-07
申请号：CN201110064421.7
申请日：2011-03-17
Applicant: 夏普株式会社 , 国立大学法人金泽大学
IPC: G11C16/24
Abstract: 本发明提供一种能抑制漏电流并能进行稳定的高速存储器动作的非易失性半导体存储装置。非易失性半导体存储装置（101）设有：位线电压调整电路（25），针对位线的每一条，将选择位线和非选择位线的电位固定在用于进行存储器动作的规定的电位；以及数据线电压调整电路（27、28），针对数据线的每一条，将选择数据线和非选择数据线的电位固定在用于进行存储器动作的规定的电位。各电压调整电路（25、27、28）分别包括运算放大器和晶体管，对该运算放大器的非反相输入端子输入存储器动作所需的电压，并且，该运算放大器的反相输入端子连接到位线或数据线，由此，该位线或数据线的电位固定于该运算放大器的非反相输入端子的电位。
-
公开(公告)号：CN102737723A
公开(公告)日：2012-10-17
申请号：CN201210106127.2
申请日：2012-04-12
Applicant: 夏普株式会社
IPC: G11C29/42
CPC classification number: G11C13/0069 , G06F11/1048 , G11C13/0007 , G11C29/52 , G11C2013/0073 , G11C2029/0411
Abstract: 本发明实现一种半导体存储设备，其能够有效地执行在连续的读取动作中会可能发生的数据错误的检测和所述错误数据的校正。所述半导体存储设备(1)使用由金属氧化物制成的可变电阻元件以用于存储信息。在所述半导体存储设备(1)中采用ECC的编码数据的读取动作期间，当通过ECC电路(106)检测数据错误时，假设由于具有与所施加的读取电压脉冲的极性相同的极性的写入电压脉冲的施加而导致已经发生错误写入，具有与读取电压脉冲的极性相反的极性的写入电压脉冲被施加到从其中检测到错误的所有存储单元，以便校正从其中检测到错误的位。
-
公开(公告)号：CN102820063B
公开(公告)日：2015-07-08
申请号：CN201210187984.X
申请日：2012-06-08
Applicant: 夏普株式会社
IPC: G11C29/42
CPC classification number: G06F11/1048 , G11C13/004 , G11C13/0061 , G11C2029/0411
Abstract: 本发明实现在长期间的数据保持特性上优越且能高效地进行读出时的数据的错误检测和纠正的半导体存储装置。在将使用了金属氧化物的可变电阻元件用于信息的存储的半导体存储装置（1）中，将在使该可变电阻元件转变成高电阻状态的情况下施加的重写电压脉冲的电压振幅设定在使得成为转变后的高电阻状态的电阻值随着时间的经过而上升的数据保持特性的电压范围内。具体地说，设定在伴随着使该电压振幅上升，转变后的高电阻状态的电阻值朝向规定的峰值上升的电压范围。而且，在利用ECC电路（106）检测出数据错误的情况下，视为本来应是低电阻状态的数据变化成了高电阻状态，将检测出错误的全部的存储单元的可变电阻元件重写成低电阻状态，对检测出错误的位进行纠正。
-
公开(公告)号：CN102820063A
公开(公告)日：2012-12-12
申请号：CN201210187984.X
申请日：2012-06-08
Applicant: 夏普株式会社
IPC: G11C29/42
CPC classification number: G06F11/1048 , G11C13/004 , G11C13/0061 , G11C2029/0411
Abstract: 本发明实现在长期间的数据保持特性上优越且能高效地进行读出时的数据的错误检测和纠正的半导体存储装置。在将使用了金属氧化物的可变电阻元件用于信息的存储的半导体存储装置（1）中，将在使该可变电阻元件转变成高电阻状态的情况下施加的重写电压脉冲的电压振幅设定在使得成为转变后的高电阻状态的电阻值随着时间的经过而上升的数据保持特性的电压范围内。具体地说，设定在伴随着使该电压振幅上升，转变后的高电阻状态的电阻值朝向规定的峰值上升的电压范围。而且，在利用ECC电路（106）检测出数据错误的情况下，视为本来应是低电阻状态的数据变化成了高电阻状态，将检测出错误的全部的存储单元的可变电阻元件重写成低电阻状态，对检测出错误的位进行纠正。
-
公开(公告)号：CN102194524A
公开(公告)日：2011-09-21
申请号：CN201110064421.7
申请日：2011-03-17
Applicant: 夏普株式会社 , 国立大学法人金泽大学
IPC: G11C16/24
Abstract: 本发明提供一种能抑制漏电流并能进行稳定的高速存储器动作的非易失性半导体存储装置。非易失性半导体存储装置（101）设有：位线电压调整电路（25），针对位线的每一条，将选择位线和非选择位线的电位固定在用于进行存储器动作的规定的电位；以及数据线电压调整电路（27、28），针对数据线的每一条，将选择数据线和非选择数据线的电位固定在用于进行存储器动作的规定的电位。各电压调整电路（25、27、28）分别包括运算放大器和晶体管，对该运算放大器的非反相输入端子输入存储器动作所需的电压，并且，该运算放大器的反相输入端子连接到位线或数据线，由此，该位线或数据线的电位固定于该运算放大器的非反相输入端子的电位。
-
-
-
-
-
Search Results
6
records
(took 0.04 seconds)
