-
公开(公告)号:CN101847647B
公开(公告)日:2012-09-26
申请号:CN201010126413.6
申请日:2010-02-24
Applicant: 夏普株式会社
IPC: H01L27/24 , H01L21/822 , H01L45/00
CPC classification number: H01L27/249 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2454 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/1616
Abstract: 本发明提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列(1)中,在Z方向上邻接的存储器单元的各一端与分别在X及Y方向上配置多个,且在Z方向上延伸的中间选择线的一个连接,Z方向的相同位置的各存储器单元的另一端与在Z方向上配置多个的第三选择线的一个共通地连接,选择晶体管分别在X及Y方向上配置多个的二维阵列(2)与存储器单元阵列(1)在Z方向上邻接,在X方向上邻接的多个选择晶体管的栅与第一选择线共通地连接,在Y方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接,多个选择晶体管的源极与中间选择线个别地连接,第一选择线与X解码器连接,第二选择线与Y解码器连接,第三选择线与Z解码器连接。
-
公开(公告)号:CN102637686B
公开(公告)日:2014-11-05
申请号:CN201210122173.1
申请日:2010-02-24
Applicant: 夏普株式会社
CPC classification number: H01L27/249 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2454 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/1616
Abstract: 本发明提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列(1)中,在Z方向上邻接的存储器单元的各一端与分别在X及Y方向上配置多个,且在Z方向上延伸的中间选择线的一个连接,Z方向的相同位置的各存储器单元的另一端与在Z方向上配置多个的第三选择线的一个共通地连接,选择晶体管分别在X及Y方向上配置多个的二维阵列(2)与存储器单元阵列(1)在Z方向上邻接,在X方向上邻接的多个选择晶体管的栅与第一选择线共通地连接,在Y方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接,多个选择晶体管的源极与中间选择线个别地连接,第一选择线与X解码器连接,第二选择线与Y解码器连接,第三选择线与Z解码器连接。
-
公开(公告)号:CN102637686A
公开(公告)日:2012-08-15
申请号:CN201210122173.1
申请日:2010-02-24
Applicant: 夏普株式会社
CPC classification number: H01L27/249 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2454 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/1616
Abstract: 本发明提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列(1)中,在Z方向上邻接的存储器单元的各一端与分别在X及Y方向上配置多个,且在Z方向上延伸的中间选择线的一个连接,Z方向的相同位置的各存储器单元的另一端与在Z方向上配置多个的第三选择线的一个共通地连接,选择晶体管分别在X及Y方向上配置多个的二维阵列(2)与存储器单元阵列(1)在Z方向上邻接,在X方向上邻接的多个选择晶体管的栅与第一选择线共通地连接,在Y方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接,多个选择晶体管的源极与中间选择线个别地连接,第一选择线与X解码器连接,第二选择线与Y解码器连接,第三选择线与Z解码器连接。
-
公开(公告)号:CN101847647A
公开(公告)日:2010-09-29
申请号:CN201010126413.6
申请日:2010-02-24
Applicant: 夏普株式会社
IPC: H01L27/24 , H01L21/822 , H01L45/00
CPC classification number: H01L27/249 , G11C13/0007 , G11C2013/0083 , G11C2213/32 , G11C2213/34 , G11C2213/71 , G11C2213/72 , G11C2213/77 , H01L27/0688 , H01L27/101 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L27/2454 , H01L45/08 , H01L45/1226 , H01L45/146 , H01L45/1616
Abstract: 本发明提供具备大容量且能够廉价地制作的三维存储器单元阵列的非易失性半导体存储装置。在具备可变电阻元件的双端子型存储器单元的三维存储器单元阵列(1)中,在Z方向上邻接的存储器单元的各一端与分别在X及Y方向上配置多个,且在Z方向上延伸的中间选择线的一个连接,Z方向的相同位置的各存储器单元的另一端与在Z方向上配置多个的第三选择线的一个共通地连接,选择晶体管分别在X及Y方向上配置多个的二维阵列(2)与存储器单元阵列(1)在Z方向上邻接,在X方向上邻接的多个选择晶体管的栅与第一选择线共通地连接,在Y方向上邻接的多个选择晶体管的漏极与第二选择线共通地连接,多个选择晶体管的源极与中间选择线个别地连接,第一选择线与X解码器连接,第二选择线与Y解码器连接,第三选择线与Z解码器连接。
-
-
-