公开(公告)号：CN106486428A

公开(公告)日：2017-03-08

申请号：CN201610710277.2

申请日：2016-08-23

Applicant: 瑞萨电子株式会社

Inventor： 坂田和之 ,  别井隆文

IPC: H01L23/12 ,  H01L23/498 ,  H01L23/492

CPC classification number: H01L23/49838 ,  H01L21/563 ,  H01L22/32 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/06 ,  H01L24/13 ,  H01L24/14 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/06133 ,  H01L2224/06136 ,  H01L2224/06155 ,  H01L2224/06177 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/14133 ,  H01L2224/14136 ,  H01L2224/14155 ,  H01L2224/16238 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/49173 ,  H01L2224/49175 ,  H01L2224/49179 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2224/45099

Abstract: 本申请涉及半导体器件。提供一种可靠性增强的半导体器件。该半导体器件具有：布线衬底，包括与半导体芯片的电源电位供应部电连接的第一端子、将电源电位供应部与第一端子耦合的第一布线、与半导体芯片的参考电位供应部电连接的第二端子以及将参考电位供应部与第二端子耦合的第二布线。第一端子和第二端子被布置为与半导体芯片相比更接近布线衬底的外围。第二布线沿着第一布线延伸。

公开(公告)号：CN106486428B

公开(公告)日：2021-06-04

申请号：CN201610710277.2

申请日：2016-08-23

Applicant: 瑞萨电子株式会社

Inventor： 坂田和之 ,  别井隆文

IPC: H01L23/12 ,  H01L23/498 ,  H01L23/492

Abstract: 本申请涉及半导体器件。提供一种可靠性增强的半导体器件。该半导体器件具有：布线衬底，包括与半导体芯片的电源电位供应部电连接的第一端子、将电源电位供应部与第一端子耦合的第一布线、与半导体芯片的参考电位供应部电连接的第二端子以及将参考电位供应部与第二端子耦合的第二布线。第一端子和第二端子被布置为与半导体芯片相比更接近布线衬底的外围。第二布线沿着第一布线延伸。

公开(公告)号：CN105895602B

公开(公告)日：2020-05-22

申请号：CN201610087876.3

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本发明的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。

公开(公告)号：CN105895602A

公开(公告)日：2016-08-24

申请号：CN201610087876.3

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本发明的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。

公开(公告)号：CN205428903U

公开(公告)日：2016-08-03

申请号：CN201620123219.5

申请日：2016-02-16

Applicant: 瑞萨电子株式会社

Inventor： 平沼和彦 ,  坂田和之

IPC: H01L23/48 ,  H01L23/49

Abstract: 本实用新型的目的在于提高半导体器件的信号传输特性。搭载有半导体芯片的布线基板的多根布线(16)具有构成传输差动信号的差动对的布线(16SG1)及布线(16SG2)。另外，布线(16SG1)及布线(16SG2)分别具有以分隔距离(SP1)相互并行的部分(PT1)、与部分(PT1)设于相同布线层且以分隔距离(SP2)相互并行的部分(PT2)、和设于部分(PT1)与部分(PT2)之间且向相互的分隔距离变得比分隔距离(SP1)及分隔距离(SP2)大的方向迂回而设置的部分(PT3)。