公开(公告)号：CN105470203A

公开(公告)日：2016-04-06

申请号：CN201510640606.6

申请日：2015-09-30

Applicant: 瑞萨电子株式会社

Inventor： 山部和治 ,  阿部真一郎 ,  吉田省史 ,  山越英明 ,  工藤敏生 ,  村中诚志 ,  大和田福夫 ,  冈田大介

IPC: H01L21/8247

Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。

公开(公告)号：CN105470203B

公开(公告)日：2020-01-24

申请号：CN201510640606.6

申请日：2015-09-30

Applicant: 瑞萨电子株式会社

Inventor： 山部和治 ,  阿部真一郎 ,  吉田省史 ,  山越英明 ,  工藤敏生 ,  村中诚志 ,  大和田福夫 ,  冈田大介

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/792

Abstract: 本发明涉及一种制造半导体器件的方法。为了提供具有改善的性能的半导体器件同时改善半导体器件的制造步骤中的吞吐量。在半导体衬底上形成由第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜和第五绝缘膜构成的绝缘膜部。所述第二绝缘膜是第一电荷存储膜并且所述第四绝缘膜是第二电荷存储膜。所述第一电荷存储膜含有硅和氮；所述第三绝缘膜含有硅和氧；并且所述第二电荷存储膜含有硅和氮。所述第三绝缘膜的厚度小于所述第一电荷存储膜的厚度并且所述第二电荷存储膜的厚度大于所述第一电荷存储膜的厚度。通过用含水的处理液对所述第一电荷存储膜的上表面进行处理来形成所述第三绝缘膜。

公开(公告)号：CN101043037B

公开(公告)日：2010-12-15

申请号：CN200710006940.1

申请日：2007-01-31

Applicant: 瑞萨电子株式会社

Inventor： 町田悟 ,  石井泰之 ,  工藤敏生 ,  高桥雅人 ,  铃木征洋

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/49 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L27/105 ,  H01L27/11573 ,  H01L29/42344

Abstract: 一种存储单元，具有：控制栅电极，通过栅绝缘膜布置在半导体衬底的主表面上；ONO膜，沿控制栅电极的侧表面和半导体衬底的主表面布置；存储栅电极，通过ONO膜布置在控制栅电极的侧表面上和半导体衬底的主表面上。使控制栅电极和存储栅电极在其上部上方分别形成有硅化物膜和通过使硅化物膜的表面氧化而形成的绝缘膜。