公开(公告)号：CN119677154A

公开(公告)日：2025-03-21

申请号：CN202410980064.6

申请日：2024-07-22

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H10D62/17 ,  H10D62/10 ,  H10D84/60 ,  H10D84/82

Abstract: 本公开涉及半导体器件。根据一个实施例，所述半导体器件1包括：半导体衬底，具有上表面和下表面；以及发射极布线，其中当从所述上表面侧观察时，所述半导体衬底具有包括多个IGBT的有源区域、端接区域和主结合区域，其中所述主结合区域的所述半导体衬底具有N‑型漂移层和P型结合杂质层，其中所述端接区域的所述半导体衬底具有N‑型漂移层和P型浮置层，其中至少所述主结合区域具有被提供在所述沟槽内的沟槽电极以及被提供在所述沟槽电极和所述半导体衬底之间的沟槽绝缘膜，并且其中所述沟槽电极和所述P型结合杂质层被连接至所述发射极布线。

公开(公告)号：CN112820771A

公开(公告)日：2021-05-18

申请号：CN202011284283.9

申请日：2020-11-17

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/423 ,  H01L29/739 ,  H01L29/06

Abstract: 本公开涉及一种半导体器件。该半导体器件包括：半导体衬底；形成在半导体衬底上的第一沟槽电极和第二沟槽电极；第一导电类型的浮置层，该浮置层围绕第一沟槽电极与第二沟槽电极而形成；第二导电类型的浮置分离层，该浮置分离层形成在第一沟槽电极与第二沟槽电极之间并且与第一导电类型的浮置层接触；以及浮置层控制栅极，该浮置层控制栅极设置在第二导电类型的浮置分离层上。

公开(公告)号：CN106341051A

公开(公告)日：2017-01-18

申请号：CN201610534252.1

申请日：2016-07-07

Applicant: 瑞萨电子株式会社

Inventor： 近藤大介 ,  立野孝治 ,  刘畅 ,  长田尚

IPC: H02M5/458 ,  H02M1/088

CPC classification number: H02M5/458 ,  H01L29/00 ,  H02M1/08 ,  H03K17/127 ,  H03K17/168 ,  H03K17/567 ,  H03K17/61 ,  H03K17/691 ,  H03K17/7955 ,  H03K2217/0081 ,  H02M1/088

Abstract: 本发明提供一种削减安装零件数量的电力变换装置及驱动装置。高边晶体管(TH)及低边晶体管(TL)分别具备EGE(发射极-栅极-发射极)型的构造。高边驱动器(HDV)具备：以高边晶体管(TH)的发射极为基准而向栅极施加正电压VP1的上拉晶体管(UTh)；将栅极与发射极结合的下拉晶体管(DTh)。低边驱动器(LDV)具备：以低边晶体管(TL)的发射极为基准而向栅极施加正电压VP2的上拉晶体管(UTl)；将栅极与发射极结合的下拉晶体管(DTl)。

公开(公告)号：CN106024854B

公开(公告)日：2021-01-19

申请号：CN201610154530.0

申请日：2016-03-18

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/739 ,  H01L21/331 ,  H01L21/28

Abstract: 本发明涉及半导体装置及其制造方法。实现了半导体装置的性能的改善。所述半导体装置包括第一沟槽栅电极以及第二和第三沟槽栅电极，第二和第三沟槽栅电极位于插入它们之间的第一沟槽栅电极的两侧上。在位于第一和第二沟槽栅电极之间的半导体层和位于第一和第三沟槽栅电极之间的半导体层中的每一个中，形成多个p+型半导体区域。在平面图中所述p+型半导体区域沿第一沟槽栅电极的延伸方向布置为彼此分隔开。

公开(公告)号：CN106558605A

公开(公告)日：2017-04-05

申请号：CN201610656480.6

申请日：2016-08-11

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/423

CPC classification number: H01L29/7397 ,  H01L21/761 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/66348 ,  H02M7/537 ,  H01L29/7396 ,  H01L29/42356 ,  H01L29/6634 ,  H01L29/66477

Abstract: 本发明涉及半导体器件及其制造方法。【课题】提高半导体器件的性能。【解决方案】半导体器件具备两个元件部(PR1)、和介于两个元件部(PR1)之间的介入部(PR2)。介入部(PR2)具有形成于半导体层(SLn)中的位于两个沟槽(T4)之间的部分的p型体区域(PB1)、和分别形成于半导体层(SLn)中的分别隔着两个沟槽(T4)的各个而位于p型体区域(PB1)的两侧的两个部分的两个p型浮置区域(PF1)。p型浮置区域(PF1)的下端相对p型体区域(PB1)的下端配置于下侧。

公开(公告)号：CN116913944A

公开(公告)日：2023-10-20

申请号：CN202310227110.0

申请日：2023-03-10

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/06 ,  H01L29/739 ,  H01L27/07

Abstract: 本公开涉及一种半导体器件。该半导体器件包括第一有源单元区和第二有源单元区以及设置在所述第一和第二有源单元区之间的无源单元区，其中第一有源单元区和第二有源单元区中的每一者包括：沟槽栅极；第一沟槽发射极；第一导电类型的第一空穴阻挡层，形成在沟槽栅极和第一沟槽发射极之间；第二导电类型的基极层，形成在第一空穴阻挡层的上部；第一导电类型的发射极层，形成在基极层的上部；第二导电类型的防闩锁层，形成在第一空穴阻挡层的上部，其中无源单元区包括：第二沟槽发射极；第二导电类型的第一浮置层，形成在第一有源单元区的沟槽栅极和第二沟槽发射极之间。

公开(公告)号：CN108110001B

公开(公告)日：2023-07-14

申请号：CN201711182135.4

申请日：2017-11-23

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L27/082 ,  H01L29/08 ,  H01L29/423 ,  H01L29/739

Abstract: 本申请涉及半导体器件。在包括具有EGE结构的有源单元区域的IGBT的半导体器件的IE效应中实现了改进。在Y轴方向上延伸的多个混合单元区域中的每个区域具有在Y轴方向上延伸的第一沟槽电极、第二沟槽电极和第三沟槽电极、p型本体区域以及接触沟槽，所述接触沟槽设置在第一沟槽电极与第二沟槽电极之间以及第一沟槽电极与第三沟槽电极之间，以在Y轴方向上延伸并到达p型本体区域中的中点。每个混合单元区域还具有多个n+型发射极区域，其形成在位于接触沟槽与第一沟槽电极之间的半导体衬底的上表面中，以比接触沟槽浅并且在平面图中在Y方向上以规则的间隔隔开。n+型发射极区域在平面图中以交错配置来布置。

公开(公告)号：CN115224103A

公开(公告)日：2022-10-21

申请号：CN202210395235.X

申请日：2022-04-14

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L27/07

Abstract: 一种半导体器件，包括具有第一表面和第二表面的半导体衬底、被形成在半导体衬底上的绝缘栅双极晶体管(IGBT)和二极管，其中二极管包括：第一导电类型的漂移层，被形成为在半导体衬底的第一表面上具有第一区域；第二导电类型的第一体层，被形成为在漂移层的上部分处具有与第一区域相邻的第二区域；第二导电类型的第一浮置层，被形成为在漂移层的上部分处具有与第一区域相邻的第三区域；第一沟槽电极，被形成在漂移层的上部分处与第一浮置层相邻的区域中；以及第一控制栅极，被形成在第一区域的顶部。

公开(公告)号：CN111384162B

公开(公告)日：2024-08-30

申请号：CN201911347505.4

申请日：2019-12-24

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/423

Abstract: 本公开涉及半导体器件及其制造方法。公开了具有IE型IGBT结构的半导体器件。具体地，该半导体器件包括：条状沟槽栅极、条状沟槽发射极、N型发射极层、P型基极层和P型基极接触层，该条状沟槽发射极布置为面向沟槽栅极，该N型发射极层和该P型基极层被该沟槽栅极和该沟槽发射极包围，并且P型基极接触层布置在形成在半导体衬底中的沟槽发射极的一侧上。P型基极接触层、发射极层和沟槽发射极与发射极电极共同地连接，并且沟槽发射极在半导体衬底的厚度方向上形成得比沟槽栅极更深。

公开(公告)号：CN116137290A

公开(公告)日：2023-05-19

申请号：CN202211285125.4

申请日：2022-10-20

Applicant: 瑞萨电子株式会社

Inventor： 长田尚

IPC: H01L29/739 ,  H01L29/423 ,  H01L23/64

Abstract: 本公开涉及一种半导体器件。该半导体器件包括半导体衬底、形成在半导体衬底上的多个IGBT(绝缘栅双极型晶体管)、栅极电极、耦合到IGBT的栅极的多个栅极导线，以及耦合到栅极电极和多个栅极导线的栅极电阻器，其中栅极电阻器包括电阻元件、耦合栅极电极和电阻元件的第一接触件、以及多个第二接触件，每个第二接触件对应于多个栅极导线中的每个栅极导线并且分别耦合到电阻元件和对应的栅极导线，并且其中多个第二接触件中的每个第二接触件形成在距第一接触件的不同距离处。