-
公开(公告)号：WO2022139057A1
公开(公告)日：2022-06-30
申请号：PCT/KR2021/000326
申请日：2021-01-11
Applicant: 서울대학교산학협력단
IPC: G11C11/406 , G11C11/4096 , G06F3/06
Abstract: 본 발명은 카운터 기반의 로우 해머 방지를 위한 선택적 로우 해머 리프레쉬 장치 및 그 방법에 관한 것으로서, 보다 구체적으로 DDR5와 LPDDR5 등 최신 DRAM(dynamic random access memory) 표준에 적용되고 있는 새로운 명령어인 리프레쉬 매니지먼트(RFM) 커맨드(command)를 적용할 때, 로우 해머(Row Hammer) 문제를 해결하는 카운터(counter) 기반의 알고리즘들을 개선하여 DRAM의 에너지 소비를 감소시키는 장치 및 방법에 관한 것이다.
-
公开(公告)号：KR1020150028520A
公开(公告)日：2015-03-16
申请号：KR1020130107234
申请日：2013-09-06
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
IPC: G06F13/00
Abstract: 본 발명에 따르면, 메모리 디바이스들이 인터커넥트 네트워크를 통해 상호 접속되고 프로세서들 사이에서 패킷을 라우팅 함으로써 프로세서의 대역폭을 최대한 활용할 수 있으며, 분산형 네트워크를 이용하여 프로세서들이 복수의 메모리 디바이스와 상호 접속되도록 구성함으로써 라우팅 패쓰의 다양성을 제공하고 패킷의 전송대기 시간을 최소화하여 레이턴시 현상을 감소시킬 수 있는 메모리 중심 시스템 인터커넥트 구조가 제공된다.
본 발명에 따른 메모리 중심 시스템 인터커넥트 구조는, 네트워크 기능을 가지는 복수의 메모리 디바이스; 상기 메모리 디바이스 간에 상호 접속되어 형성되는 메모리 네트워크; 및 상기 메모리 네트워크를 경유하여 연결 가능한 복수의 프로세서를 포함하며, 상기 프로세서는 각각 상기 메모리 네트워크를 구성하는 적어도 둘 이상의 메모리 디바이스에 접속되어 분산형 네트워크를 구성한다.Abstract translation: 根据本发明，提供了一种以存储器为中心的系统互连系统，其能够通过在处理器之间路由分组并通过互连网络相互连接多个存储器设备来最大限度地使用处理器的带宽，从而提供多种路由 通过使用分布式网络将处理器相互连接到存储器件，并且通过最小化分组的传输待机时间来减少延迟现象。 根据本发明的以存储器为中心的系统互连系统包括具有网络功能的存储器件，形成为相互连接在存储器件之间的存储器网络和经由存储器网络连接的多个处理器。 处理器通过连接到包括存储器网络的至少两个存储器设备来形成分布式网络。
-
公开(公告)号：KR101860809B1
公开(公告)日：2018-07-06
申请号：KR1020150138269
申请日：2015-09-30
Applicant: 서울대학교산학협력단 , 위스콘신 얼럼나이 리서어치 화운데이션
CPC classification number: G06F11/1024 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F11/1048 , H03M13/19 , H03M13/2909 , H03M13/2927
Abstract: 본발명은메모리시스템및 메모리에러정정방법에관한것으로, 메모리시스템은적어도하나의메모리칩을포함하고, 상기적어도하나의메모리칩은, 복수의제1 메모리셀을포함하는데이터비트어레이, 복수의제2 메모리셀을포함하고, 상기데이터비트어레이내 상기제1 메모리셀 중불량셀을구제하는제1 패리티비트들을상기복수의제2 메모리셀에저장하는제1 패리티어레이를포함하는뱅크(bank), 복수의제3 메모리셀을포함하고, 상기데이터비트어레이내 상기복수의제1 메모리셀들중 불량셀에대한위치정보인포지션비트들을저장하는포지션비트어레이를포함하는포지션비트영역및 상기데이터비트어레이로부터독출된복수의데이터버스트를포함하는청크에대하여외부로부터인가되는주소와상기포지션비트영역로부터독출된포지션비트를비교하고, 상기청크에포함된상기복수의데이터버스트중 하나의오류데이터버스트를검출하여상기검출된데이터버스트에대한제1 오류정정을수행하는제1 ECC 엔진부를포함할수 있다.
-
公开(公告)号：KR1020140113117A
公开(公告)日：2014-09-24
申请号：KR1020130028077
申请日：2013-03-15
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
CPC classification number: G11C5/063 , G11C5/025 , G11C11/4093 , G11C11/4097 , G11C2207/105
Abstract: A semiconductor memory device comprises a plurality of input/output pads positioned on a semiconductor substrate and a plurality of memory cell arrays. Each of access times of the memory cell arrays is composed differently proportionally to the length of data passage between the input/output pads and the memory cell arrays. Therefore, a fast access memory area and a low access memory area can be provided within a single memory by having the asymmetric access times based on the physical distance to the input/output pad.
Abstract translation: 半导体存储器件包括位于半导体衬底上的多个输入/输出焊盘和多个存储单元阵列。 存储单元阵列的每个访问时间与输入/输出焊盘和存储单元阵列之间的数据通道的长度不同地组成。 因此，可以通过基于到输入/输出焊盘的物理距离的不对称访问时间，在单个存储器内提供快速存取存储器区域和低访问存储器区域。
-
公开(公告)号：KR1020160086561A
公开(公告)日：2016-07-20
申请号：KR1020150004020
申请日：2015-01-12
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
CPC classification number: G11C29/76 , G06F11/0766 , G06F11/1016 , G06F11/2094 , G06F12/0246 , G06F12/0802 , G06F17/3033 , G06F2212/1032 , G09C1/00 , G11C2029/4402 , H04L9/0643 , H04L2209/12 , G11C29/52 , G11C29/18 , G11C29/36 , G11C29/44 , G11C29/48
Abstract: 메모리장치는블룸(bloom) 필터부, 캐시메모리부, 메모리셀 어레이부및 선택부를포함한다. 블룸필터부는액세스어드레스가불량셀들에해당하는불량어드레스들중 하나일가능성을판단하여판단결과신호를출력한다. 캐시메모리부는불량어드레스들및 불량어드레스들에상응하는데이터를저장하고, 판단결과신호에따라액세스어드레스가불량어드레스들중의하나와일치하는지여부를판단하여비교결과신호를제공하고, 액세스어드레스가불량어드레스들중의하나와일치하는경우, 상기일치하는불량어드레스에상응하는데이터를리페어데이터로서출력한다. 메모리셀 어레이부는액세스어드레스에상응하는데이터를독출데이터로서출력한다. 선택부는판단결과신호및 비교결과신호에따라독출데이터및 리페어데이터중 하나를선택한다. 본발명에따른블룸필터기반의캐시메모리를이용하여메모리장치를구현하는경우, 메모리장치에포함되는불필요한리페어셀들의면적을효율적으로줄일수 있다.
Abstract translation: 一种存储装置，包括一个开关滤波器单元，一个现金存储器单元，一个存储单元阵列单元和一个选择单元。 布鲁克滤波器单元确定访问地址是与故障单元相对应的缺陷地址之一的可能性，并输出确定结果信号。 现金存储单元存储与缺陷地址对应的缺陷地址和数据，根据确定结果信号确定访问地址是否与缺陷地址之一一致，以提供比较结果信号，并输出与重合缺陷地址相对应的数据 作为访问地址与其中一个缺陷地址一致的修复数据。 存储单元阵列单元将与访问地址对应的数据作为读取数据输出。 选择单元根据确定结果信号和比较结果信号来选择读取数据和修复数据中的一个。 根据本发明，当通过使用基于绽放滤波器的现金存储器来实现存储器件时，可以有效地减少包含在存储器件中的不必要的修复单元的区域。
-
Patent Agency Ranking
公开(公告)号：KR102057246B1
公开(公告)日：2019-12-18
申请号：KR1020130107234
申请日：2013-09-06
Applicant: 에스케이하이닉스 주식회사 , 서울대학교산학협력단
-
公开(公告)号：KR1020170039057A
公开(公告)日：2017-04-10
申请号：KR1020150138269
申请日：2015-09-30
Applicant: 서울대학교산학협력단 , 위스콘신 얼럼나이 리서어치 화운데이션
CPC classification number: G06F11/1024 , G06F3/0619 , G06F3/064 , G06F3/0679 , G06F11/1048 , H03M13/19 , H03M13/2909 , H03M13/2927
Abstract: 본발명은메모리시스템및 메모리에러정정방법에관한것으로, 메모리시스템은적어도하나의메모리칩을포함하고, 상기적어도하나의메모리칩은, 복수의제1 메모리셀을포함하는데이터비트어레이, 복수의제2 메모리셀을포함하고, 상기데이터비트어레이내 상기제1 메모리셀 중불량셀을구제하는제1 패리티비트들을상기복수의제2 메모리셀에저장하는제1 패리티어레이를포함하는뱅크(bank), 복수의제3 메모리셀을포함하고, 상기데이터비트어레이내 상기복수의제1 메모리셀들중 불량셀에대한위치정보인포지션비트들을저장하는포지션비트어레이를포함하는포지션비트영역및 상기데이터비트어레이로부터독출된복수의데이터버스트를포함하는청크에대하여외부로부터인가되는주소와상기포지션비트영역로부터독출된포지션비트를비교하고, 상기청크에포함된상기복수의데이터버스트중 하나의오류데이터버스트를검출하여상기검출된데이터버스트에대한제1 오류정정을수행하는제1 ECC 엔진부를포함할수 있다.
Abstract translation: 存储器系统和存储器错误校正方法技术领域本发明涉及存储器系统和存储器错误校正方法，存储器系统包括至少一个存储器芯片，所述至少一个存储器芯片包括：数据位阵列，其包括多个第一存储器单元; 以及第一奇偶阵列，用于存储用于将所述数据比特阵列中的所述第一存储器单元冗余单元保存到所述多个第二存储器单元中的第一奇偶校验位， 以及位置比特阵列，用于从数据比特阵列中存储作为数据比特阵列中的多个第一存储器单元之中的缺陷单元的位置信息的位置比特 将从外部施加到包括多个读数据突发的块的地址与从位置位区域读取的位置位进行比较， 它可以包含用于检测所述多个数据突发所检测到的数据突发执行第一错误校正的单个误差脉冲串的第一ECC引擎部。
-
公开(公告)号：KR1020160099949A
公开(公告)日：2016-08-23
申请号：KR1020150022303
申请日：2015-02-13
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: G11C11/4091 , G11C11/4094 , G11C11/4096 , G11C7/06 , G11C11/408 , G11C11/4097
CPC classification number: G11C11/4094 , G06F3/0604 , G06F3/0659 , G06F3/0673 , G11C7/1063 , G11C11/4076 , G11C11/4091 , G11C11/4096 , G11C7/06 , G11C11/4085 , G11C11/4097
Abstract: 본발명의실시예에따른메모리장치는제1비트라인에접속된제1메모리셀과, 제2비트라인에접속된제2메모리셀과, 상기제1비트라인과상기제2비트라인사이에접속된프리차지회로와, 제1입력단자와제2입력단자를포함하는감지증폭기와, 스위치신호에응답하여상기제1비트라인과상기제1입력단자사이의접속과상기제2비트라인과상기제2입력단자사이의접속을제어하는스위치회로와, 수신된명령에응답하여상기스위치신호를생성하는컨트롤러를포함한다.
Abstract translation: 根据本发明的实施例的存储器件包括连接到第一位线的第一存储器单元，连接到第二位线的第二存储器单元，连接在第一位线和第二位线之间的预充电电路， 检测放大器，其包括第一输入端子和第二输入端子，响应于开关信号控制第一位线和第二位线端子之间的连接以及第一位线和第一输入端子之间的连接的开关电路， 以及响应于所接收的命令产生开关信号的控制器。 因此，无论预测如何，都可以实现优化的低激活和非激活。
-
公开(公告)号：KR101265754B1
公开(公告)日：2013-05-24
申请号：KR1020100106762
申请日：2010-10-29
Applicant: 서울대학교산학협력단
IPC: G02B6/125
Abstract: 본발명은광 도파로장치에관한것으로서, 본발명의광 도파로장치는기판; 상기기판위에형성되어광신호가전달되는주광로와분기광로; 상기주광로상에상기분기광로의분기위치에배치되어상기광신호를분기시키는스플리터부; 및상기주광로상에배치되어상기광신호를증폭시키는증폭부;를포함한다. 본발명에따른광 도파로장치는광신호를분기시키는스플리터부와광신호를증폭시키는증폭부를사용하여저비용, 고효율, 소형의광 도파로장치를갖는제품의구현을용이하게할 수있는장점이있다.
-
公开(公告)号：KR1020120045305A
公开(公告)日：2012-05-09
申请号：KR1020100106762
申请日：2010-10-29
Applicant: 서울대학교산학협력단
IPC: G02B6/125
CPC classification number: G02B6/2817 , G02B6/125 , G02B6/138 , G02B6/4214 , G02B6/428 , G02F1/395
Abstract: PURPOSE: An optical waveguide apparatus is provided to reduce the loss of signals and to simplify designing and installation regardless of the increased number of components. CONSTITUTION: A main optical path(702) and a branched optical path(703) are formed on a substrate to transfer optical signals. A splitter part(701) is arranged on the branched position of the branched optical path and splits the optical signal. The splitter part includes a plurality of splitter parts. An amplifying part(704) is arranged on the main optical path to amplify the optical signals. The amplifying part is arranged between a first splitter part and a second splitter part. A light emitting part is further prepared, and the amplifying part is arranged between the light emitting part and the splitter part.
Abstract translation: 目的：提供一种光波导装置，以减少信号的损失，并简化设计和安装，而不管组件数量的增加。 构成：在基板上形成主光路（702）和分支光路（703），以传送光信号。 分路器部分（701）布置在分支光路的分支位置并分裂光信号。 分离器部分包括多个分离部分。 在主光路上布置放大部分（704）以放大光信号。 放大部件布置在第一分离部分和第二分离部分之间。 进一步制备发光部分，并且放大部分布置在发光部分和分离部分之间。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
