公开(公告)号：KR101370606B1

公开(公告)日：2014-03-06

申请号：KR1020120071988

申请日：2012-07-02

Applicant: 전남대학교산학협력단

Inventor： 김영철 ,  이윤진

IPC: H03M7/30

Abstract: 본 발명은 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치에 관한 것으로, 구체적으로는 입력 데이터의 데이터 변화량을 산출하여, 역변환 인버터 또는 로직변환 컨버터를 선택적으로 동작시키는 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치에 관한 것이다.

公开(公告)号：KR1020140004432A

公开(公告)日：2014-01-13

申请号：KR1020120071988

申请日：2012-07-02

Applicant: 전남대학교산학협력단

Inventor： 김영철 ,  이윤진

IPC: H03M7/30

CPC classification number: H03K19/00346 ,  G06F13/4027

Abstract: The present invention relates to a bus encoding apparatus to minimize the number of switching and crosstalk delay and, more particularly, to a bus encoding apparatus calculating an amount of data change in an input data and minimizing the crosstalk delay and the number of switching to selectively operate an inverse transformation inverter or a logical transformation inverter.

Abstract translation: 本发明涉及一种总线编码装置，用于最小化切换和串扰延迟的数量，更具体地说，涉及一种总线编码装置，其计算输入数据中的数据变化量并使串扰延迟最小化和选择性地切换的次数 操作逆变换逆变器或逻辑变换逆变器。