公开(公告)号：KR102136991B1

公开(公告)日：2020-07-23

申请号：KR1020190046127

申请日：2019-04-19

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03K3/03 ,  H03K5/135 ,  A61B5/00

公开(公告)号：KR101948651B1

公开(公告)日：2019-02-15

申请号：KR1020170127350

申请日：2017-09-29

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03F3/45 ,  H03F1/56

公开(公告)号：KR102123277B1

公开(公告)日：2020-06-16

申请号：KR1020190046136

申请日：2019-04-19

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03M1/46 ,  H03M1/00

公开(公告)号：KR102098190B1

公开(公告)日：2020-04-07

申请号：KR1020180106979

申请日：2018-09-07

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H04L27/36 ,  H04L27/20 ,  H04B1/403 ,  H04B17/309 ,  H04W16/14 ,  A61B5/00

公开(公告)号：KR1020180094390A

公开(公告)日：2018-08-23

申请号：KR1020170020640

申请日：2017-02-15

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: G05F3/24 ,  G05F3/26

CPC classification number: G05F1/465 ,  G05F1/468 ,  G11C5/147

Abstract: 본발명의밴드갭전압기준회로는제1 입력전압및 제2 입력전압을이용하여바이어스기준전류를출력하는셀프바이어스된(self-biased) OP 앰프(op-amp); 셀프바이어스된 OP 앰프의출력에대해서전원전압제거비(power supply rejection ratio, PSRR)를향상시키는 PSRR 향상회로; 및 PSRR 향상회로의출력에대해서부하(load)로기준전압(reference voltage)을출력하는부하활성화(active load) 회로를포함한다. 따라서, 본발명에따르면 PSRR을향상시킬수 있다.

公开(公告)号：KR101820665B1

公开(公告)日：2018-01-22

申请号：KR1020160077805

申请日：2016-06-22

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H02M7/12 ,  H02M7/48 ,  H02J7/02 ,  H01L21/8238

Abstract: 본발명은생체이식디바이스용 CMOS 전파정류기에관한것으로, 더욱자세하게는누설전류를최소화하고문턱전압을제거함으로써무선으로전력을공급받는저전압의생체이식이가능한시스템이나디바이스에서의전원문제를해결하는고효율의 CMOS 전파정류기에관한것이다.

公开(公告)号：KR101573695B1

公开(公告)日：2015-12-02

申请号：KR1020140187750

申请日：2014-12-24

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: G06F7/507

CPC classification number: G06F7/507

Abstract: 본발명은표준셀 기반디자인을위한전력과면적이최적화된캐리선택가산기에관한것으로, 첫번째접근법은종래의 CSA의추가적인 RCA를, 이전가산기블록으로부터의캐리-인(carry-in)에기초엔각 블록 ()의 RCA로부터계산된 sum과비트를 고르는, 결정/선택논리로교체한다. 결정논리는종래의 CSA와 BEC 기반의 CSA와비교해서더 적은게이트로구성되어상당한양의전력과면적을절약할수 아키텍처에관한것이다. 두번째접근법은, 적은추가적인멀티플렉서의사용으로속도를향상시키는아키텍처에관한것이다.

Abstract translation: 本发明涉及一种进位选择加法器，其具有针对基于标准单元的设计优化的功率和面积。 第一种方法是用一个确定/选择逻辑来替换常规CSA的附加PCA，该确定/选择逻辑用于基于来自前一加法器块的进位选择由每个块的RCA计算的和位和和位的倒数。 与常规CSA和基于BEC的CSA相比，确定逻辑采用配置有较少数量门的架构，以显着节省功率和面积。 第二种方法涉及能够通过使用更少的附加多路复用器来提高速度的架构。

公开(公告)号：KR102262208B1

公开(公告)日：2021-06-07

申请号：KR1020190052930

申请日：2019-05-07

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03F1/26 ,  H03F1/22 ,  H03F1/56

公开(公告)号：KR102123270B1

公开(公告)日：2020-06-16

申请号：KR1020190052945

申请日：2019-05-07

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03M1/12 ,  H03M1/14 ,  H03M1/10

公开(公告)号：KR102119472B1

公开(公告)日：2020-06-05

申请号：KR1020180142351

申请日：2018-11-19

Applicant: 조선대학교산학협력단

Inventor： 최광석

IPC: H03M3/00