-
公开(公告)号：KR20210027759A
公开(公告)日：2021-03-11
申请号：KR1020190108574A
申请日：2019-09-03
Applicant: 한국과학기술원
CPC classification number: A61B5/25 , A61B5/0006 , A61B5/0024 , A61B5/316 , A61B5/7225 , A61B5/742
Abstract: 본 발명은 50/60Hz 잡음 억제용 무선 능동 전극 및 이에 기반한 심전도 측정 장치에 관한 것으로,
본 발명의 무선 능동 전극은 피검자 신체에 접촉되는 전극; 상기 전극에 연결된 입력단을 구비하며, 상기 입력단에 인가된 입력 전압을 증폭하여 출력 전압을 생성 및 출력하는 증폭기; 상기 출력 전압을 아날로그-디지털 변환한 후 무선 전송하는 신호 출력부; 50/60Hz 잡음에 상응하는 전류를 생성하여 증폭기 입력단에 인가하되, 상기 출력 전압과 상기 전류를 LMS(Least Mean Square) 알고리즘에 따라 반복 분석하면서 상기 50/60Hz 잡음을 최소화시키는 전류값을 산출 및 설정하는 잡음 제거 회로를 포함할 수 있다.-
公开(公告)号：KR20210029071A
公开(公告)日：2021-03-15
申请号：KR1020200044466A
申请日：2020-04-13
Applicant: 에스케이하이닉스 주식회사 , 한국과학기술원
CPC classification number: G11C16/24 , G11C16/0483 , G11C16/08 , G11C16/32
Abstract: 본 기술에 의한 비휘발성 메모리 장치는 다수의 가중치를 저장하고 다수의 입력 신호에 따라 제어되는 다수의 비휘발성 메모리 소자 및 다수의 비휘발성 메모리 소자에 연결되는 비트라인을 포함하는 메모리 셀 어레이; 및 비트라인의 신호로부터 다수의 입력 신호에 대응하는 입력 벡터와 다수의 가중치에 대응하는 가중치 벡터의 내적에 대응하는 연산 신호를 출력하는 연산 출력 회로를 포함한다.
-
公开(公告)号：KR20210034172A
公开(公告)日：2021-03-30
申请号：KR1020190115719A
申请日：2019-09-20
Applicant: 에스케이하이닉스 주식회사 , 한국과학기술원
CPC classification number: G06N3/063 , G06F7/5443 , G06F7/523 , G06G7/16 , G11C11/4096 , G06N3/04
Abstract: 본 기술에 의한 반도체 장치는 쓰기 동작에 의해 다수의 제 1 아날로그 신호를 저장하는 다수의 단위 셀을 포함하고 읽기 동작에 의해 다수의 제 1 아날로그 신호에 대응하는 다수의 출력 신호를 제공하는 셀 어레이, 각각 다수의 출력 신호 중 어느 하나를 제공받으며 연산 동작 시 다수의 제 2 아날로그 신호에 의해 설정되는 다수의 단위 연산 회로를 포함하는 연산 회로; 및 쓰기 동작, 읽기 동작, 연산 동작 시 셀 어레이와 연산 회로를 제어하는 제어 회로를 포함한다.
-
公开(公告)号：KR20210029070A
公开(公告)日：2021-03-15
申请号：KR1020200037872A
申请日：2020-03-27
Applicant: 에스케이하이닉스 주식회사 , 한국과학기술원
CPC classification number: G11C16/24 , G11C16/0483 , G11C7/1006
Abstract: 본 기술에 의한 비휘발성 메모리 장치는 다수의 가중치를 저장하는 다수의 비휘발성 메모리 소자 및 다수의 입력 신호에 따라 다수의 비휘발성 메모리 소자에 연결되는 다수의 비트라인을 포함하는 메모리 셀 어레이; 및 다수의 입력 신호에 따라 다수의 비트라인에 유도되는 전압으로부터 연산 신호를 출력하는 연산 출력 회로를 포함한다.
-
公开(公告)号：WO2023022299A1
公开(公告)日：2023-02-23
申请号：PCT/KR2021/016745
申请日：2021-11-16
Applicant: 한국과학기술원
IPC: G11C11/4091 , G11C11/4094 , G11C7/12 , G11C11/408
Abstract: 본 발명은 제1 입력단이 제1 순위 비트 전압원에 결합되며, 제2 입력단이 메모리 셀에 대응되는 비트라인에 결합되는 비교기, 비트라인에 메모리 셀과 각각 병렬로 결합되는 제(n-1) 커패시터, 제(n-1) 공통 스위치, 제(n-1) 포지티브/네거티브 스위치를 포함하는 제(n-1) 순위 비트 스위치 모듈, 메모리 셀에 기록된 데이터를 독출하기 위한 독출 신호에 대응하여 스위치 중 어느 하나를 턴온시키는 비트 전압 선택부로 구성되어, 워드라인과 비트라인의 동작에 의해 데이터를 저장하는 메모리 셀을 포함하는 디램의 멀티 비트 동작을 위한 비트라인 멀티 레벨 전압 센싱회로에 관한 것이다.
-
Patent Agency Ranking
-
7.发明申请타임 레지스터, 이를 이용한 시간 연산 장치, 시간 연산 방법, 시간-디지털 변환 장치 및 시간-디지털 변환 방법 审中-公开时间寄存器，使用相同的时间计算装置，时间计算方法，时间转换装置和时间 - 数字转换方法
公开(公告)号：WO2015174613A1
公开(公告)日：2015-11-19
申请号：PCT/KR2015/001185
申请日：2015-02-05
Applicant: 한국과학기술원
Abstract: 본 발명의 실시 예에 따른 타임 레지스터는 제1 시간 구간을 갖는 입력 신호를 수신하는 인(IN) 신호 입력부; 트리거 신호를 수신하는 트리거 신호 입력부; 상기 입력 신호와 트리거 신호에 응답하여 인에이블(EN) 신호를 생성하는 인에이블(EN) 생성부; 셋 신호를 수신하는 셋(SET) 신호 입력부; 및 상기 인에이블(EN) 신호를 인가받아, 상기 셋(SET) 신호를 전파하는 직렬 지연 게이트 회로부를 포함한다. 이에 따라, 시간 정보의 저장, 가산 또는 감산이 클럭 동기적으로 가능한 타임 레지스터를 디자인 할 수 있다. 또한, 본 발명은 타임 레지스터(Time Register) 구현에 있어 직렬 지연 게이트 회로를 이용함으로써 시간 해상도 및 처리 속도를 함께 향상시킬 수 있는 타임 레지스터를 제공하며, 이를 이용한 시간-디지털 변환 장치, 시간-디지털 변환 방법, 시간 연산 장치 및 시간 연산 방법을 제공할 수 있다.
Abstract translation: 根据本发明实施例的时间寄存器包括：输入（IN）信号输入单元，用于接收具有第一时间间隔的输入信号; 触发信号输入单元，用于接收触发信号; 使能（EN）生成单元，用于响应于所述输入信号和所述触发信号而产生EN信号; 设置（SET）信号输入单元，用于接收设定信号; 以及串行延迟门电路单元，用于接收EN信号并发送SET信号。 因此，本发明可以设计能够存储时间信息和时钟同步加法或减法的时间寄存器。 此外，本发明可以提供一种时间寄存器，其可以通过在实现时间寄存器中使用串行延迟门电路来提高时间分辨率以及处理时间，并且提供时间 - 数字转换装置，时间 - 数字转换方法， 时间计算装置和时间计算方法。
-
公开(公告)号：WO2023022298A1
公开(公告)日：2023-02-23
申请号：PCT/KR2021/016738
申请日：2021-11-16
Applicant: 한국과학기술원
IPC: G11C11/4091 , G11C11/408 , G11C11/4094 , H03M1/12
Abstract: 본 발명은 워드라인과 비트라인의 동작에 의해 데이터를 저장하는 메모리 셀을 포함하는 디램의 멀티 비트 동작을 위한 비트라인 멀티 레벨 전압 센싱 회로에 있어서, 비반전 입력단이 프리차징 전압 라인에 결합되며, 반전 입력단이 워드라인 신호에 의해 인에이블되는 제1 스위치를 통해 비트라인에 결합된 오피 앰프; 상기 오피 앰프의 출력단과 상기 오피 앰프의 반전 입력단 사이에 형성된 피드백 캐패시터; 상기 오피 앰프의 출력단과 상기 오피 앰프의 반전 입력단 사이에 상기 피드백 캐패시터와 병렬되게 형성되며, 프리차징 신호에 의해 인에이블되는 제2 스위치; 및 상기 오피 앰프의 출력단의 출력 전압을 디지털 신호로 변환하는 아날로그-디지털 컨버터; 를 포함하는 비트라인 멀티 레벨 전압 센싱 회로에 관한 것이다.
-
公开(公告)号：WO2020175747A1
公开(公告)日：2020-09-03
申请号：PCT/KR2019/007063
申请日：2019-06-12
Applicant: 한국과학기술원
Abstract: 이중 양자화 커패시턴스-디지털 변환기 구조를 채택하여 압력, 습도, 가속도 등과 같이 다양한 환경 정보를 센싱하고 양자화 잡음을 간단히 줄일 수 있도록 하는 환경 정보 센서 회로 및 환경 정보 측정 장치를 제시한다. 제시된 환경 정보 센서 회로는 비오버래핑되는 제 1 클럭신호 및 제 2 클럭신호를 근거로 압력 정보와 습도 정보 및 가속도 정보 중 하나를 출력하는 스위치 캐패시터, 스위치 캐패시터의 출력을 적분하여 아날로그 값으로 출력하는 적분기 및 적분기의 출력과 기설정된 임계전압을 비교하여 비교 결과에 상응하는 싱글 비트의 디지털 신호를 출력하는 싱글 비트 양자화기를 포함하는 싱글 비트 1차 델타 시그마 변환기, 및 샘플링 스위치를 매개로 적분기의 출력단에 접속되고 샘플링 신호에 따라 샘플링 스위치가 온되는 시점의 적분기의 출력을 양자화하는 멀티 비트 양자화기를 포함한다.
-
公开(公告)号：WO2023022505A1
公开(公告)日：2023-02-23
申请号：PCT/KR2022/012270
申请日：2022-08-17
Applicant: 한국과학기술원
IPC: G06N3/063 , G11C11/408 , G11C11/4094 , G11C11/4091
Abstract: In-Memory Computing을 통해 BNN(Binary Neural Network) 연산을 수행하는 DRAM(Dynamic Random Access Memory) 연산기에 있어서, 복수의 비트라인들과 복수의 워드라인들에 정렬된 복수의 셀들을 포함하는 셀 어레이가 포함된 복수의 MAT들을 포함하는 DRAM; (i) 제1 입력단이 제1 비교기 스위치를 통해 복수의 제1 셀들을 포함하는 적어도 하나의 제1 비트라인과 연결되고, (ii) 제2 입력단이 제2 비교기 스위치를 통해 복수의 제2 셀들을 포함하는 적어도 하나의 제2 비트라인 - 상기 제1 비트라인은 상기 제2 비트라인과 동일한 MAT 또는 다른 MAT에 위치할 수 있음 - 과 연결되어, 상기 제1 비트라인의 제1 비트라인 전압과 상기 제2 비트라인의 제2 비트라인 전압을 비교하여 BNN 연산 값으로서 제1 바이너리 출력값 또는 제2 바이너리 출력값을 출력하는 비교기; 및 상기 DRAM에서 writing 신호에 따라 상기 워드라인에 워드라인 전압을 인가하고 상기 제1 비트라인 내지 상기 제2 비트라인에 셀 충전 전압을 인가하여 상기 제1 셀 내지 상기 제2 셀에 웨이트 비트 데이터 - 상기 BNN 연산에 이용되는 BNN 웨이트 각각은 특정 제1 웨이트 비트 데이터와 특정 제2 웨이트 비트 데이터로 표현됨 - 를 저장하고, 연산 신호에 따라 상기 제1 비트라인과 상기 제2 비트라인을 프리차징한 상태에서 BNN 입력 값에 따라 상기 워드라인에 상기 워드라인 전압을 인가하고 상기 제1 비교기 스위치와 상기 제2 비교기 스위치를 턴온하여 상기 비교기가 상기 제1 바이너리 출력값 또는 상기 제2 바이너리 출력값을 출력하도록 하는 In-Memory Computing 제어부;를 포함하는 DRAM 연산기 및 In-Memory Computing을 통해 BNN 연산을 수행하는 방법이 개시된다.
-
-
-
-
-
-
-
-
-
Search Results
98
records
(took 0.103 seconds)
