-
-
公开(公告)号：KR1020150116998A
公开(公告)日：2015-10-19
申请号：KR1020140042133
申请日：2014-04-09
Applicant: 한국전자통신연구원
Abstract: 운영체제의간섭없이도가상메모리와주 메모리간의페이지교체가이루어지도록하여주 메모리의영역낭비가없도록하는컴퓨터시스템, 컴퓨터시스템에서의읽기및 쓰기방법을제시한다. 제시된컴퓨터시스템은캐쉬컨트롤러와변환색인버퍼사이에설치된패킷기반가상메모리관리부를포함하는 CPU, 및 CPU와주 메모리와부 메모리및 입출력디바이스사이에설치되어패킷기반가상메모리관리부와의패킷단위의요청및 응답을송수신하되주 메모리의데이터를관리하는메모리컨트롤러, 메모리컨트롤러를통해주 메모리의페이지테이블을액세스하는메모리액세스부, 부메모리또는입출력디바이스의데이터를관리하는입출력컨트롤러및 입출력컨트롤러를통해부 메모리또는입출력디바이스를액세스하는입출력액세스부를포함하는패킷기반물리메모리관리부를포함한다.
Abstract translation: 本发明提供了一种在计算机系统中读取和写入的计算机系统和方法，其中在虚拟存储器和主存储器之间执行页面替换而不中断操作系统，从而在主存储器中不会有浪费 地区。 所提出的计算机系统包括：CPU，包括设置在现金控制器和转换指标缓冲器之间的基于分组的虚拟存储器管理单元; 以及基于分组的物理存储器管理单元，其包括设置在CPU与主存储器，辅助存储器和输入和输出装置之间的存储器控制器，并且用于在传送和接收基于分组的数据包的同时管理主存储器的数据 通过基于分组的虚拟存储器管理单元请求和回复，存取存储器单元，其通过存储器控制器访问主存储器的页表;管理数据的输入和输出控制器或输入和输出设备; 以及通过输入和输出控制器访问辅助存储器或输入和输出装置的输入和输出存取单元。
-
公开(公告)号：KR1020150073336A
公开(公告)日：2015-07-01
申请号：KR1020130160913
申请日：2013-12-23
Applicant: 한국전자통신연구원
Abstract: 광소자를이용하여 SDRAM 메모리셀 통신방식의변경을통해메모리확장성및 속도를증가시킬수 있는메모리셀 및이를포함하는메모리모듈을제시한다. 제시된메모리셀은메모리의전단에서데이터를일시저장하는버퍼, 수신한패킷단위의데이터를버퍼를통해메모리에게로보내고버퍼를통과한메모리로부터의데이터를패킷화하여출력하는프로토콜엔진부, 및호스트로부터의패킷단위의데이터를광통신을통해직렬로수신하여메모리에게전송되도록프로토콜엔진부에게로전달하고프로토콜엔진부에서패킷화된데이터를광통신을통해호스트에게로직렬로보내는인터페이스부를포함한다.
Abstract translation: 公开了一种存储单元和包括该存储器单元的存储器模块，其通过使用光学组件改变SDRAM存储单元的通信方法来增加存储器扩展性和速度。 存储单元包括：暂存在存储器前部的数据的缓冲器; 协议引擎单元，其通过缓冲器将接收到的数据的数据发送到存储器，并将通过缓冲器接收的数据从存储器打包成输出; 以及接口单元，其通过来自主机的光通信串行接收数据包，将其传送到协议引擎单元，以将数据发送到存储器，并且通过光学方式从协议引擎单元发送串行数据 与主机通信。
-
公开(公告)号：KR1020150071925A
公开(公告)日：2015-06-29
申请号：KR1020130159058
申请日：2013-12-19
Applicant: 한국전자통신연구원
IPC: G06F13/00
CPC classification number: H04B10/801
Abstract: 중앙처리장치와주기억장치의인터페이스장치및 방법은공유캐쉬기억장치와주기억장치를하나의광신호선으로연결하도록한 중앙처리장치와주기억장치의인터페이스장치및 방법이제시된다. 제시된중앙처리장치와주기억장치의인터페이스장치는중앙처리장치의공유캐쉬기억장치로부터입력되는동작제어신호를직렬신호로변환하는마스터광연결프로토콜엔진; 마스터광연결프로토콜엔진에서변환된직렬신호를광신호로변환하는제1전광변환기; 제1전광변환기에서변환된광신호를직렬신호로변환하는제2전광변환기; 제2전광변환기에서변환된직렬신호를동작제어신호로변환하는슬레이브광연결프로토콜엔진; 및슬레이브광연결프로토콜엔진에서변환된동작제어신호를근거로주기억장치에액세스하는메모리컨트롤러를포함한다.
Abstract translation: 本发明涉及一种在中央处理器（CPU）和主存储器件之间使用的接口器件及其方法。 该方法和装置用于使用一条光信号线连接共享高速缓冲存储器件和主存储器件。 在CPU和主存储装置之间使用的公开的接口装置包括：主光连接协议引擎，其将从CPU中的共享高速缓冲存储器装置输入的操作控制信号转换为串行信号; 第一电泳转换器，将在主光连接协议引擎中转换的串行信号转换为光信号; 第二电泳转换器，其将在第一电泳转换器中转换的光信号转换回到串行信号; 从属光连接协议引擎，将在第二电泳转换器中转换的串行信号转换回操作控制信号; 以及存储器控制器，其基于在从属光连接协议引擎中转换的操作控制信号来访问主存储设备。
-
公开(公告)号：KR1020140146469A
公开(公告)日：2014-12-26
申请号：KR1020130069253
申请日：2013-06-17
Applicant: 한국전자통신연구원
CPC classification number: G06F12/0246 , G06F13/1668
Abstract: According to the present invention, a memory control system includes a memory configured to store data, a memory control unit configured to control the operation of the memory in response to a memory control signal, and a central processing unit (CPU) configured to form a single link with the memory control unit, and to transmit the memory control signal to the memory control unit through the single link.
Abstract translation: 根据本发明，存储器控制系统包括被配置为存储数据的存储器，配置为响应于存储器控制信号来控制存储器的操作的存储器控制单元，以及被配置为形成 与存储器控制单元的单链路，并且通过单个链路将存储器控制信号发送到存储器控制单元。
-
Patent Agency Ranking
公开(公告)号：KR1020140061784A
公开(公告)日：2014-05-22
申请号：KR1020120128827
申请日：2012-11-14
Applicant: 한국전자통신연구원
Inventor： 권혁제
IPC: G06K17/00
CPC classification number: G06K7/10009 , H04L7/042
Abstract: Provided is a data decoding device. The data decoding device comprises a subcarrier removing unit which removes a subcarrier of first data ; a preamble detecting unit which detects a preamble for second data without the subcarrier; and a decoding unit which decodes the second data based on the detected preamble.
Abstract translation: 提供了一种数据解码装置。 数据解码装置包括：副载波去除单元，其移除第一数据的子载波; 前同步码检测单元，其在没有副载波的情况下检测第二数据的前同步码; 以及解码单元，其基于检测到的前导码对第二数据进行解码。
-
公开(公告)号：KR100602872B1
公开(公告)日：2006-07-28
申请号：KR1020040098749
申请日：2004-11-29
Applicant: 한국전자통신연구원
Abstract: 본 발명은 ＰＣＩ 익스프레스 프로토콜용 다중채널 스큐 제거 장치에 관한 것으로, 특히 PHY 레이어 수신부(110)로부터 데이터 및 컨트롤 신호를 입력받아 COM 심볼이 상위 바이트에서 검출될 경우에만 얼라인 신호를 출력하는 COM 정렬버퍼 제어부(231); COM 정렬버퍼 제어부(231)의 제어하에 PHY 레이어 수신부(110)의 신호를 COM 정렬하는 다수개의 COM 정렬 버퍼(232); COM 정렬 버퍼(232)의 출력 신호의 COM 심볼 위치를 비교하여 그 위치를 기반으로 먹스 제어신호를 출력하는 디스큐 버퍼 제어부(233); 및 다수개의 COM 정렬 버퍼(232)를 통해 COM 정렬된 신호를 각각 입력받은 후 각각 스큐 제거 동작을 수행하는 다수개의 디스큐 버퍼(244)로 구성된 것을 특징으로 하며, 이러한 본 발명은 시스템 구현시 16비트로 구성된 다중 레인 간의 스큐로 인한 채널별로 병렬화된 데이터의 동기가 어긋나는 현상을 없애주어 시스템 구현의 안정화를 제공해 준다는 뛰어난 효과가 있다.
PCI 익스프레스 프로토콜, 다중채널 스큐 제거, PHY 레이어, MAC 레이어,Abstract translation: 用于PCI Express协议的多通道偏移消除设备技术领域本发明涉及用于PCI Express协议的多通道偏斜消除设备，并且更具体地涉及用于PCI Express协议的多通道偏斜消除设备，其中COM对齐缓冲器 控制单元231; 多个COM对齐缓冲器232，用于在COM对齐缓冲器控制单元231的控制下对物理层接收单元110的信号进行对齐; 出队缓冲器控制单元233，用于比较COM对齐缓冲器232的输出信号的COM符号位置，并基于COM符号的位置输出多路复用控制信号; 以及多个出队缓冲器244，用于分别通过多个COM对准缓冲器232接收COM对准信号并执行偏斜抵消操作。 并且消除了由于由比特构成的多个通道之间的偏斜而导致的由每个通道并行化的数据的同步，从而提供了系统实现的稳定性。
-
公开(公告)号：KR1020030040603A
公开(公告)日：2003-05-23
申请号：KR1020010070948
申请日：2001-11-15
Applicant: 한국전자통신연구원
IPC: H04L12/00
CPC classification number: H04L49/358
Abstract: PURPOSE: A device of transmitting, receiving high speed data of an InfiniBand system is provided to be applied to a physical layer of the InfiniBand system expected to be used as a connection network in a high performance clustering computer system, thereby quickly and efficiently transceiving high-capacity data. CONSTITUTION: A transmitter(120) multiplexes symbols requested by a link layer(400) and symbols for physical layer controlling, and converts an 8-bit stream into a 10-bit stream. A training state machine(170) controls a training sequence performed in a physical layer. A receiver(130) is composed of a control symbol controller finding out pure data only, a WA(Word Aligner)(150) controlling skews between lanes, an LIC(Lane Identifier Controller)(160) catching a position of a reversed lane by automatically recognizing the lane, and a 10b/8b decoder converting a 10-bit stream into an 8-bit stream. A serial converter(140) converts a word into a bit stream, transmits the bit stream to a cable, or converts a bit stream received from a differential serial transceiver into a byte stream. An error controller(180) supplies an error monitoring signal to a link layer(400), when an abnormal bit stream is received or the training sequence is reversed, or an error is generated during lane skew control.
Abstract translation: 目的：提供一种发送，接收InfiniBand系统的高速数据的设备，以应用于InfiniBand系统的物理层，该系统预计将用作高性能集群计算机系统中的连接网络，从而快速有效地收发高 容量数据。 构成：发射机（120）复用由链路层（400）请求的符号和用于物理层控制的符号，并将8比特流转换成10比特流。 训练状态机（170）控制在物理层中执行的训练序列。 接收机（130）由控制符号控制器（仅查找纯数据）组成，WA（字对准器）（150）控制车道之间的偏差，LIC（车道标识控制器）（160） 自动识别通道，以及将10位流转换为8位流的10b / 8b解码器。 串行转换器（140）将字转换成比特流，将比特流发送到电缆，或将从差分串行收发器接收的比特流转换为字节流。 错误控制器（180）在接收到异常比特流或训练序列反向时产生错误监视信号到链路层（400），或者在歪斜控制期间产生错误。
-
9.发明公开
公开(公告)号：KR1020160147373A
公开(公告)日：2016-12-23
申请号：KR1020150084036
申请日：2015-06-15
Applicant: 한국전자통신연구원
IPC: G06F13/42 , H04B10/278
CPC classification number: H04B10/25 , G06F13/385 , H04B10/5161 , H04B10/801
Abstract: 광신호를이용한 SATA 호스트버스어댑터및 광신호를이용한 SATA 저장소연결방법이개시된다. 본발명의일실시예에따른광 신호를이용한 SATA 호스트버스어댑터는호스트컴퓨터에서전송하는 PCI-익스프레스신호를버스에정의된프로토콜을이용하여데이터신호로변환하는제 1 변환부; 상기데이터신호를광 신호로변환하고, 광신호수신부로전송하는광 신호변환부; 및상기광 신호수신부에서수신한상기광 신호를상기데이터신호로변환하고, 상기데이터신호를상기프로토콜을이용하여 SATA 신호로변환하여 SATA 타입저장소에전송하는제 2 변환부를포함한다.
Abstract translation: 这里公开了使用光信号的SATA主机总线适配器和使用光信号连接SATA存储器的方法。 SATA主机总线适配器包括：第一转换单元，用于使用总线中定义的协议将从主计算机发送的PCI-Express信号转换成数据信号; 光信号转换单元，用于将数据信号转换成光信号，并将光信号发送到光信号接收单元; 以及第二转换单元，用于将由光信号接收单元接收的光信号转换成数据信号，用于使用该协议将数据信号转换成SATA信号，并将SATA信号发送到SATA存储器。
-
公开(公告)号：KR1020160097683A
公开(公告)日：2016-08-18
申请号：KR1020150019716
申请日：2015-02-09
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예들은, 메모리확장을위한인터페이스에관한것으로, 본발명의일 실시예에따른메모리디바이스와통신하는컴퓨팅디바이스는, 코어; 상기코어의제어하에상기메모리디바이스에대한접근제어에이용되는정보들을생성또는결정하는메모리컨트롤러; 상기메모리컨트롤러로부터수신되는정보들을패킷화하는프로토콜엔진; 및상기프로토콜엔진으로부터수신되는전기적신호형태의패킷을광 신호형태의패킷으로변환하여상기메모리디바이스로송신하는광 인터페이스를포함한다. 본발명의실시예들에따르면, 간편하게메모리를확장할수 있다.
Abstract translation: 本发明的实施例涉及用于存储器扩展的接口。 根据本发明的实施例的与存储器件通信的计算设备包括：核心; 存储器控制器，用于在所述核心的控制下产生或确定用于存储器件的访问控制的信息; 协议引擎分组从存储器控制器接收的信息; 以及光接口，将从协议引擎接收的电信号形式的分组转换为光信号形式的分组，并将转换的分组发送到存储器件。 根据本发明的实施例，可以容易地扩展存储器。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.031 seconds)
