Abstract:
The present invention relates to a signal detector for an uplink control channel and a time error correction method thereof. The signal detector for an uplink control channel and the time error correction method can simply correct time errors which occur during an adjustment of a starting point of a Fourier uplink control channel signal, by using differential demodulation thus improving the signal detection performance of an uplink control channel.
Abstract:
본 발명은 신호 검출 방법 및 수신 장치에 관한 것이다. 본 발명에 따른 신호 검출 방법은 다중 입출력 안테나를 포함하는 통신 시스템의 수신 장치가 신호를 검출하는 방법으로서, 수신 신호 벡터와 채널 상태가 고려된 송신 심볼 벡터 사이의 거리의 제곱 값을 구하는 단계, 상기 거리의 제곱 값을 제1 성분 및 제2 성분으로 분류하는 단계, 상기 제1 성분을 최소화 하여 복수의 제1 연성해(soft symbol estimate)를 구하는 단계, 상기 복수의 제1 연성해를 기초로 상기 제1 성분의 해집합을 구하는 단계, 상기 제2 성분을 최소화 하여 복수의 제2 연성해를 구하는 단계, 상기 복수의 제2 연성해를 기초로 상기 제2 성분의 해집합을 구하는 단계, 그리고 상기 제1 성분의 해집합과 상기 제2 성분의 해집합을 합하여 최종 해집합을 구하는 단계를 포함한다. 디텍션, 디코딩, MIMO, likelihood
Abstract:
PURPOSE: A method for estimating a signal to noise ratio in a wireless communication system and an apparatus thereof are provided to improve a SNR(Signal To Noise Ratio) estimated performance by increasing a SNR ratio. CONSTITUTION: A sector preamble selecting unit(301) selects each sector preamble signal of a plurality of sectors for a received signal passing through FFT(Fast Fourier Transform) outputting. A correlator(302) outputs a correlation signal by performing the correlation of a preamble reference signal and a sector preamble signal. A signal power estimation part(203) estimates received signal power for each sector based on the correlation signal. Noise power estimation parts(301-303) estimates noise power for each sector based on the correlation signal. A minimum value selection part(304) selects a minimum value of the noise power for each sector. An adder(205) outputs pure power for each sector by subtracting the selected minimum value from the received signal power for each sector. A divider(206) calculates a signal to noise ratio. [Reference numerals] (203) Signal power estimation part; (303) Sector 2, a noise power estimation part; (304) Minimum value selection part; (AA) Sector preamble selection part; (BB) Correlator; (CC) Sector 0, a noise power estimation part; (DD) Sector 1, a noise power estimation part
Abstract:
PURPOSE: A method for detecting a signal and a receiving device is provided to detect and decode the signal with low complexity at a receiving terminal of a communications system including a multiple input/ output antenna. CONSTITUTION: The distance of a receiving signal vector and a transmitting symbol vector is squared(S210). The square of distance is classified as a first component and a second component. A first component is minimized. A plural first soft symbol estimates are obtained(S220). The solution set of the first component is obtained(S230). A second component is minimized. A plurality of second soft symbols are obtained(S240). The solution set of the second component is obtained(S250). The solution set of the first component and solution set of the second component are combined. The final solution set is obtained(S260).
Abstract:
본 발명은 후보 벡터 검출 방법 및 이를 이용한 송신 심볼 검출 방법에 관한 것이다. 본 발명에 따르면, 공간 다중화 방식을 사용하는 다중 송수신 시스템에서 수신기는 재정렬된 복수의 레이어 중 마지막 행에 위치하는 레이어에 해당하는 후보 벡터들을 선택하고, 그 다음 레이어의 성상점들을 선택된 후보 벡터 별로 차례대로 나열한다. 그리고, 나열된 성상점들 중에서 복수의 임시성상점을 선택하고, 임시성상점들의 누적비용을 산출하여 최소누적비용을 보이는 성상점에 대응하여 후보 벡터를 선택한다. 이후, 후보 벡터로 선택된 성상점 대신 새로운 임시성상점을 선택하고 선택된 임시성삼점의 누적비용과 나머지 임시성상점들의 누적비용을 비교하여 또 다른 후보 벡터를 선택한다. 공간 다중화, MIMO, 다중 송수신 시스템, 후보 벡터, 송신 심볼, 로그우도비
Abstract:
A method and an apparatus for dividing a receiving symbol signal modulated into a bit reflected gray code to bit information are provided to simplify the complexity of the division of the bit information inputted to an iterative decoder. A bit information dividing device includes a positive integer converting unit(130), a code determining unit(140) and an operation unit(150). The positive integer converting unit calculates the positive integer for the receiving symbol signal. The code determining unit determines the code of the receiving symbol signal. The operation unit converts the receiving symbol signal into the bit information by using the value of the receiving symbol signal, and the arrangement value of the bits and a coordinate axis movement value of the bit group.
Abstract:
An apparatus and a method for compensating a frequency offset in an OFDMA(Orthogonal Frequency Division Multiplexing) system are provided to efficiently compensate for a frequency offset of an estimated decimal time and a frequency offset of an estimated positive number time. An apparatus for compensating a frequency offset in an OFDMA(Orthogonal Frequency Division Multiplexing) system includes a first frequency offset estimator(401), a second frequency offset estimator(402), a calculator(405), a switch(404), a voltage controlled oscillator(206), and a controller(406). The first frequency offset estimator estimates a first frequency offset. The second frequency offset estimator estimates a second frequency offset. The calculator adds the estimated first frequency offset to the estimated second frequency offset. The switch is located between the second frequency offset estimator and the calculator and switches an input of the second frequency offset transmitted from the second frequency offset estimator to the calculator. The voltage controlled oscillator compensates for a frequency offset based on the first frequency offset received from the calculator or an addition of the first frequency offset and the second frequency offset. The controller inputs the second frequency offset to the calculator by controlling the switch, and compensates for the addition of the first frequency offset and the second frequency offset if the compensation of the first frequency offset is completed.
Abstract:
본 발명은 멀티비트 입력 1:4 인터폴레이션 FIR 필터와 이를 이용한 QAM 변조 장치에 관한 것이다. 이 QAM 변조 장치의 QAM 매퍼와 직렬/병렬 변환부는 입력 데이터를 QAM 변조 방식으로 심볼 매핑하여 I와 Q 채널별로 병렬화된 멀티비트 데이터로 출력한다. 멀티코드별 곱셈 및 덧셈부는 직렬/병렬 변환부에서 출력되는 병렬 데이터에 대해 각각 OVSF 코드를 곱한 후 더하여 출력하고, 스크램블러는 멀티코드별 곱셈 및 덧셈부에서 출력되는 두 채널 데이터의 대역 확산을 위해 복소 스프레딩을 수행하여 채널별로 멀티비트 데이터를 출력한다. 스크램블러에서 출력되는 채널별 멀티비트 데이터는 펄스 성형을 위해 멀티비트 입력 FIR 필터를 이용하여 필터링된다. 이 때 멀티비트 입력 FIR 필터는 스크램블러에서 출력되는 채널별 멀티비트 데이터가 4배수인 지의 여부에 따라 4개의 1비트 입력 1:4 인터폴레이션 FIR 필터와 2개의 1비트 입력 1:4 인터폴레이션 FIR 필터의 사용 개수를 조절하여 사용하여 입력 데이터를 펄스 성형하여 출력한다. 곱셈부는 멀티비트 입력 FIR 필터에서 필터링된 출력에 대해 각각 정규화 이득을 곱하여 출력한다. 본 발명에 따르면, 1비트 입력 FIR 필터링을 할 수 있는 구조로 변경하는 작업이 필요없이 QAM 변조 장치의 하드웨어 크기를 줄일 수 있다.
Abstract:
본 발명은 직교주파수 다중 접속 시스템에서 역고속 퓨리어 변환기 전단에 위치한 서브 캐리어 할당 장치의 버퍼의 크기를 줄이는 직교주파수분할 다중접속 시스템의 서브 캐리어 할당 장치 및 그 방법에 관한 것이다. 먼저, 서브 캐리어를 할당하기 위해 파일럿 신호와 데이터 신호를 다중화를 수행한다. 다중화된 신호를 제 1 버퍼부와 제2 버퍼부로 저장하거나 저장된 데이터를 출력함에 있어 서브 채널 할당 알고리즘에 의해 재정렬하기 위해 어드레스 신호와 제어신호를 생성하는데, 상기 어드레스 신호와 제어신호 생성시 널 데이터에 해당하는 신호를 상기 제1 버퍼부와 제2 버퍼부에 포함하지 않도록 어드레스 신호와 제어신호를 조정함으로써 제1 및 제2 버퍼부의 크기를 줄일 수 있다. 이와 같이 버퍼의 크기를 줄임으로써 송수신기 하드웨어 면적과 전력 소모를 줄일 수 있다.