公开(公告)号：WO1993024896A1

公开(公告)日：1993-12-09

申请号：PCT/US1993005186

申请日：1993-06-01

Applicant: HEWLETT-PACKARD COMPANY

Inventor： HEWLETT-PACKARD COMPANY ,  CHANG, Norman, H. ,  CHANG, Keh-Jeng ,  LEE, Keunmyung ,  OH, Soo-Young

IPC: G06F15/60

CPC classification number: G06F17/5077 ,  G06F17/5036 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: A computer-aided method of designing semiconductor interconnect structures for multilevel device interconnects in VLSI integrated circuits. The method integrates a batch-mode computation procedure (100) that combines a finite difference numerical simulation and a fast interpolation algorithm, an interactive design procedure (200), an interactive SPICE subcircuit generator (22) and simulator (300), and a spreadsheet-style graphical user interface (500). The method includes selecting a semiconductor interconnect construction type, displaying a first spreadsheet (502) of semiconductor construction parameters for the selected type, accessing a stored database (402, 404, 408) to read electrical characteristics of the selected type, displaying a second spreadsheet (520) of electrical performance data of the selected type, providing (222) desired electrical performance goals, and displaying a third spreadsheet (530) of construction data that matches the performance goals.

Abstract translation: 在VLSI集成电路中设计用于多电平器件互连的半导体互连结构的计算机辅助方法。 该方法集成了组合有限差分数值模拟和快速插值算法，交互式设计程序（200），交互式SPICE子电路生成器（22）和模拟器（300）的批量模式计算过程（100）和电子表格 - 图形用户界面（500）。 该方法包括选择半导体互连结构类型，显示用于所选类型的半导体构造参数的第一电子表格（502），访问存储的数据库（402,404,408）以读取所选类型的电特性，显示第二电子表格 （520）所选类型的电气性能数据，提供（222）期望的电气性能目标，以及显示与性能目标匹配的构造数据的第三电子表格（530）。

公开(公告)号：EP0597087B1

公开(公告)日：1999-07-28

申请号：EP93914287.3

申请日：1993-06-01

Applicant: Hewlett-Packard Company

Inventor： CHANG, Norman, H. ,  CHANG, Keh-Jeng ,  LEE, Keunmyung ,  OH, Soo-Young

IPC: G06F17/50

CPC classification number: G06F17/5077 ,  G06F17/5036 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

公开(公告)号：EP0597087A1

公开(公告)日：1994-05-18

申请号：EP93914287.0

申请日：1993-06-01

Applicant: Hewlett-Packard Company

Inventor： CHANG, Norman, H. ,  CHANG, Keh-Jeng ,  LEE, Keunmyung ,  OH, Soo-Young

IPC: G06F17 ,  H01L23

CPC classification number: G06F17/5077 ,  G06F17/5036 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: L'invention se rapporte à un procédé de conception assistée par ordinateur de construction d'interconnexions à semi-conducteurs, destiné à interconnecter des dispositifs multiniveaux dans des circuits intégrés VLSI. Le procédé intègre un processus de calcul à mode séquentiel (100) qui combine une simulation numérique de différence finie et un algorithme d'interpolation rapide, un processus de conception interactive (200), un générateur de sous-circuit SPICE interactif (22) et un simulateur (300), ainsi qu'une interface graphique d'utilisateur du type feuille de calcul électronique (500). Le procédé consiste à sélectionner un type de construction d'interconnexion à semi-conducteurs, à afficher sur l'écran une première feuille de calcul électronique (502) de paramètres de construction à semi-conducteurs pour le type sélectionné, à accéder à une base de données mémorisée (402, 404, 408) pour lire les caractéristiques électriques du type sélectionné, à afficher sur l'écran une seconde feuille de calcul électronique (520) de données de performances électriques du type sélectionné, à fixer les buts que l'on desire atteindre quant aux performances électriques, et à afficher sur l'écran une troisième feuille de calcul électronique (530) de données de construction qui concorde avec les buts à atteindre concernant les performances électriques.