公开(公告)号：US20040210746A1

公开(公告)日：2004-10-21

申请号：US10757516

申请日：2004-01-15

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A programmable processor and method for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying both a mask and a register containing data, the mask comprising fields that each correspond to a field of the data contained in the register, the execution unit is operable to detect some of the fields of the mask as having a predetermined value and identifying corresponding fields of the data contained in the register as write-enabled data fields; and cause the write-enabled data fields to be written to a specified memory location.

Abstract translation: 一种可编程处理器和方法，用于通过结合执行单元来操作以解码和执行指定掩模和包含数据的寄存器的单个指令来提高处理器的性能，该掩码包括各自对应于寄存器中包含的数据的字段的字段 所述执行单元可操作以将所述掩模的一些场检测为具有预定值，并将包含在所述寄存器中的数据的相应字段识别为可写入数据字段; 并使写入使能的数据字段被写入指定的存储器位置。

公开(公告)号：US20040103266A1

公开(公告)日：2004-05-27

申请号：US10705946

申请日：2003-11-13

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/44

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A programmable processor and method for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying both a shift amount and a register containing a plurality of data elements, wherein the execution unit is operable to shift a subfield of each of the plurality of data elements by the shift amount to produce a second plurality of data elements; and provide the second plurality of data elements as a catenated result.

Abstract translation: 一种可编程处理器和方法，用于通过结合执行单元来提高处理器的性能，所述执行单元可操作以解码和执行指定移位量的单个指令和包含多个数据元素的寄存器，其中所述执行单元可操作以移位每个 多个数据元素的移位量产生第二多个数据元素; 并且提供第二多个数据元素作为连接结果。

公开(公告)号：US20040205323A1

公开(公告)日：2004-10-14

申请号：US10757524

申请日：2004-01-15

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/44

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A programmable processor and method for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying a data selection operand and a first and a second register providing a plurality of data elements, the data selection operand comprising a plurality of fields each selecting one of the plurality of data elements, the execution unit operable to provide the data element selected by each field of the data selection operand to a predetermined position in a catenated result.

Abstract translation: 一种可编程处理器和方法，用于通过结合执行单元来提高处理器的性能，所述执行单元可操作以解码和执行指定数据选择操作数的单个指令，以及提供多个数据元素的第一和第二寄存器，所述数据选择操作数包括多个 每个字段选择多个数据元素中的一个，所述执行单元可操作以将由数据选择操作数的每个字段选择的数据元素提供到预期结果的预定位置。

公开(公告)号：US20040156248A1

公开(公告)日：2004-08-12

申请号：US10716561

申请日：2003-11-20

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G11C007/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A programmable processor and method for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions in an instruction set comprising (a) group instructions that operate on a plurality of data elements in partitioned fields of a register to produce a catenated result, (b) aligned memory operations that move data between memory and register where the memory operand is aligned, and (c) unaligned memory operations where the memory operand is unaligned.

Abstract translation: 一种可编程处理器和方法，用于通过结合执行单元来操作以解码和执行指令集中的单个指令来提高处理器的性能，所述指令集包括：（a）对寄存器的分割字段中的多个数据元素进行操作的组指令， 连接结果，（b）对齐的存储器操作，其在存储器和寄存器之间移动数据，存储器操作数对齐，以及（c）存储器操作数未对齐的未对齐的存储器操作。

公开(公告)号：US20040049663A1

公开(公告)日：2004-03-11

申请号：US10436340

申请日：2003-05-13

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: The present invention provides a system and method for expanding at least one source operand to a width greater than the width of either the general purpose register or the data path width. Operands are provided which are substantially larger than the data path width of the processor. A general purpose register is used to specify a memory address from which at least more than one, but typically several data path widths of data can be read. The data path functional unit is augmented with dedicated storage to which the memory operand is copied on an initial execution of the instruction. Further execution of the instruction or other similar instructions that specify the same memory address can read the dedicated storage to obtain the operand value. However, such reads are subject to conditions to verify that the memory operand has not been altered by intervening instructions. If the memory operand remains current, the memory operand fetch can be combined with one or more register operands in the functional unit, producing a result. The size of the result is, typically, constrained to that of a general register so that no dedicated or other special storage is required for the result.

Abstract translation: 本发明提供一种用于将至少一个源操作数扩展到大于通用寄存器或数据路径宽度的宽度的宽度的系统和方法。 提供了比处理器的数据路径宽度大得多的操作数。 通用寄存器用于指定至少可以读取数据的数据路径宽度至少多于一个的存储器地址。 在指令的初始执行时，数据路径功能单元用专用存储器进行扩充，存储器操作数被复制到该存储器操作数。 指定相同存储器地址的指令或其他类似指令的进一步执行可以读取专用存储器以获得操作数值。 然而，这样的读取受到条件的限制，以验证内存操作数没有被干预指令改变。 如果存储器操作数保持当前，则存储器操作数获取可以与功能单元中的一个或多个寄存器操作数组合，产生结果。 结果的大小通常限制为通用寄存器的大小，因此不需要专用或其他特殊存储。

公开(公告)号：US20040210745A1

公开(公告)日：2004-10-21

申请号：US10757939

申请日：2004-01-16

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A programmable processor and method for improving the performance of processors by incorporating an execution unit configurable to execute a plurality of instruction streams from the plurality of threads, wherein each instruction stream includes a group instruction that operates on a plurality of data elements in partitioned fields of at least one of the registers to produce a catenated result.

Abstract translation: 一种可编程处理器和方法，用于通过结合执行单元来提高处理器的性能，所述执行单元可配置为执行来自所述多个线程的多个指令流，其中每个指令流包括对分割字段中的多个数据元素进行操作的组指令 至少有一个寄存器产生连带结果。

公开(公告)号：US20040205325A1

公开(公告)日：2004-10-14

申请号：US10757866

申请日：2004-01-16

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A system and software for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying both a mask and a register containing data, the mask comprising fields that each correspond to a field of the data contained in the register, the execution unit is operable to detect some of the fields of the mask as having a predetermined value and identifying corresponding fields of the data contained in the register as write-enabled data fields; and cause the write-enabled data fields to be written to a specified memory location.

Abstract translation: 一种用于通过结合执行单元的系统和软件，所述执行单元可操作以解码和执行指定掩模和包含数据的寄存器的单个指令，所述掩码包括各自对应于包含在所述寄存器中的数据的字段的字段， 所述执行单元可操作以将所述掩模的一些场检测为具有预定值，并将包含在所述寄存器中的数据的相应字段识别为可写入数据字段; 并使写入使能的数据字段被写入指定的存储器位置。

公开(公告)号：US20040205324A1

公开(公告)日：2004-10-14

申请号：US10757851

申请日：2004-01-16

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/44

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A method and software for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying three registers each containing a plurality of data elements, the execution unit operable to multiply the first and second registers and add the third register to produce a catenated result containing a plurality of data elements. Additional instructions provide group floating-point subtract, add, multiply, set less, and set greater equal operations. The set less and set greater equal operations produce alternatively zero or an identity element for each element of a catenated result, the result facilitating alternative selection of individual data elements using bitwise Boolean operations and without requiring conditional branch operations.

Abstract translation: 一种用于通过并入执行单元的方法和软件，该执行单元可操作以解码和执行指定三个寄存器的单个指令，每个寄存器包含多个数据元素，所述执行单元可操作以将第一和第二寄存器相乘并将第三寄存器添加到 产生包含多个数据元素的连接结果。 附加指令提供组浮点减法，加，乘，少设置和设置更大的相等操作。 集合较少和设置较大相等的操作为连接结果的每个元素产生替代零或身份元素，结果便于使用逐位布尔运算而不需要条件分支操作来替代选择各个数据元素。

公开(公告)号：US20040153632A1

公开(公告)日：2004-08-05

申请号：US10757925

申请日：2004-01-16

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A system and software for improving the performance of processors by incorporating an execution unit operable to decode and execute single instructions specifying a data selection operand and a first and a second register providing a plurality of data elements, the data selection operand comprising a plurality of fields each selecting one of the plurality of data elements, the execution unit operable to provide the data element selected by each field of the data selection operand to a predetermined position in a catenated result.

Abstract translation: 一种用于通过结合执行单元来提高处理器的性能的系统和软件，所述执行单元可操作以解码和执行指定数据选择操作数的单个指令，以及提供多个数据元素的第一和第二寄存器，所述数据选择操作数包括多个字段 每个选择所述多个数据元素中的一个，所述执行单元可操作以将所述数据选择操作数的每个字段所选择的数据元素提供到预定位置。

公开(公告)号：US20040215942A1

公开(公告)日：2004-10-28

申请号：US10757515

申请日：2004-01-15

Applicant: MICROUNITY SYSTEMS ENGINEERING, INC.

Inventor： Craig Hansen ,  John Moussouris

IPC: G06F009/00

CPC classification number: G06F9/30014 ,  G06F9/30018 ,  G06F9/30025 ,  G06F9/30029 ,  G06F9/30032 ,  G06F9/30036 ,  G06F9/3004 ,  G06F9/30043 ,  G06F9/30054 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/30109 ,  G06F9/30112 ,  G06F9/3012 ,  G06F9/30123 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/30167 ,  G06F9/3816 ,  G06F9/3824 ,  G06F9/383 ,  G06F9/3851 ,  G06F9/3861 ,  G06F9/3873 ,  G06F9/3885 ,  G06F15/7832

Abstract: A system and software for improving the performance of processors by incorporating an execution unit configurable to execute a plurality of instruction streams from the plurality of threads, wherein each instruction stream includes a group instruction that operates on a plurality of data elements in partitioned fields of at least one of the registers to produce a catenated result.

Abstract translation: 一种用于通过结合执行单元来配置以执行来自多个线程的多个指令流的执行单元来提高处理器的性能的系统和软件，其中每个指令流包括对分组字段中的多个数据元素进行操作的组指令 至少有一个寄存器产生连带结果。