公开(公告)号：FR3018648A1

公开(公告)日：2015-09-18

申请号：FR1452101

申请日：2014-03-13

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： MICHAL VRATISLAV ,  COTTIN DENIS

IPC: H03K17/16

Abstract: L'invention concerne un circuit (7) comprenant : une pluralité de premiers interrupteurs (SWi) connectés en parallèle entre une première borne (A) et une seconde borne (K) ; et un circuit de commande (9) adapté à mettre en œuvre les étapes suivantes à chaque période d'un signal d'horloge (CLK) : comparer la tension (V) entre les première (A) et seconde (K) bornes à une tension de référence (Vref) ; si la tension (V) entre les première (A) et seconde (K) bornes est supérieure à la tension de référence (Vref), fermer l'un des premiers interrupteurs (SWi) sans modifier l'état des autres interrupteurs (SWi) ; et si la tension (V) entre les première (A) et seconde (K) bornes est inférieure à la tension de référence (Vref), ouvrir l'un des premiers interrupteurs (SWi) sans modifier l'état des autres interrupteurs (SWi).