公开(公告)号：FR3018648A1

公开(公告)日：2015-09-18

申请号：FR1452101

申请日：2014-03-13

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： MICHAL VRATISLAV ,  COTTIN DENIS

IPC: H03K17/16

Abstract: L'invention concerne un circuit (7) comprenant : une pluralité de premiers interrupteurs (SWi) connectés en parallèle entre une première borne (A) et une seconde borne (K) ; et un circuit de commande (9) adapté à mettre en œuvre les étapes suivantes à chaque période d'un signal d'horloge (CLK) : comparer la tension (V) entre les première (A) et seconde (K) bornes à une tension de référence (Vref) ; si la tension (V) entre les première (A) et seconde (K) bornes est supérieure à la tension de référence (Vref), fermer l'un des premiers interrupteurs (SWi) sans modifier l'état des autres interrupteurs (SWi) ; et si la tension (V) entre les première (A) et seconde (K) bornes est inférieure à la tension de référence (Vref), ouvrir l'un des premiers interrupteurs (SWi) sans modifier l'état des autres interrupteurs (SWi).

公开(公告)号：FR3121522A1

公开(公告)日：2022-10-07

申请号：FR2103307

申请日：2021-03-31

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： MICHAL VRATISLAV ,  ROUSSET REGIS

IPC: G05F3/30

Abstract: Circuit à bande interdite La présente description concerne un circuit (1) à bande interdite de génération d'un signal de référence comprenant un premier transistor bipolaire (100) et un deuxième transistor bipolaire (102) d'un même type parmi les types PNP et NPN, les premier et deuxième transistors étant configurés pour générer un courant variant de manière proportionnel avec la température, dans lequel un premier composant capacitif (C1) est connecté entre une base (100b) et un émetteur (100e) du premier transistor. Figure pour l'abrégé : Fig. 1

公开(公告)号：FR3134623B1

公开(公告)日：2025-01-17

申请号：FR2203444

申请日：2022-04-14

Applicant: ST MICROELECTRONICS ALPS SAS

Inventor： MICHAL VRATISLAV

IPC: G01K3/00 ,  G01R19/165

Abstract: Circuit intégré comprenant un circuit générateur de tension indépendante de la température (BG) configuré pour générer une tension constante avec la température (VBG) par somme d’une tension proportionnelle à la température absolue (VPTAT) et d’une tension complémentaire à la température absolue (VCTAT), et un circuit de détection de seuil de température (DET) comportant un pont résistif diviseur de tension (RS1, RS2) configuré pour générer une tension de référence (VREF) égale à une fraction de la tension constante avec la température (VBG) et un circuit comparateur (COMP) configuré pour comparer la tension proportionnelle à la température absolue (VPTAT) avec la tension de référence (VREF). Figure pour l’abrégé : Fig 1