IDENTIFICATION, PAR UN CIRCUIT MAITRE, DE DEUX CIRCUITS ESCLAVES CONNECTES SUR UN MEME BUS

    公开(公告)号:FR2965373A1

    公开(公告)日:2012-03-30

    申请号:FR1057752

    申请日:2010-09-27

    Abstract: L'invention concerne un procédé de communication entre un circuit maître et deux circuits esclaves sur un bus série dans lequel : les deux circuits esclaves transmettent en même temps des identifiants (UID1, UID2) qui leurs sont associés ; les deux circuits esclaves transmettent en même temps l inverse (NUID1, NUID2) de ces identifiants ; et chaque circuit esclave exploite les combinaisons présentes sur le bus pour déterminer un ordre de communication entre les deux circuits.

    ADRESSAGE FLOTTANT D'UNE PAGE DE MEMOIRE EEPROM

    公开(公告)号:FR2979468A1

    公开(公告)日:2013-03-01

    申请号:FR1157659

    申请日:2011-08-30

    Abstract: Procédé de programmation électrique d'une mémoire non volatile, dans lequel un cycle de programmation comprend l'adressage préalable de cellules mémoires à partir d'une adresse initiale (Aiij) de la mémoire correspondant à une première rangée i et une colonne j d'un plan mémoire, caractérisé en ce qu'il comprend de plus l'adressage de cellules mémoires sur une seconde rangée consécutive i+1 lorsque la fin de la première rangée i est atteinte, pour finalement mémoriser des données sur des bits d'adresses consécutives et croissantes sur deux rangées consécutives i, i+1.

Patent Agency Ranking