Optimized discrete Fourier transform method and apparatus using a factoring algorithm

    公开(公告)号:JP2005522804A

    公开(公告)日:2005-07-28

    申请号:JP2004509826

    申请日:2003-04-10

    CPC classification number: G06F17/144

    Abstract: CDMA受信器により受け取られたミッドアンブルのチップから選択されたP個の値に関する素因数分解アルゴリズム(PFA)を用いる、DFT処理のための装置および方法であり、ここで、Pは互いに素な因数Fを複数M個有し、DFT処理はM組の連続したF点DFT処理に分割される。 P個のデータ値は単一入力ポートのメモリ(501)から引き出され、そして並列レジスタ(504、505)に格納された関連付けられた回転因子での係数掛けを最適化するために、制御装置(560)により、並列キャッシュ(502、503)の中に選択的に並べ換えられる。 並べ換えられた入力は、任意のサイズのF点DFTに適応するべく準備された加算器および乗算器を備える、2または3以上の並列PFA回路(520、521)で係数掛けされる。 PFA回路の出力は、その値の出力の並べ換えの備えがある連結回路(531〜538、541〜548)により処理され、引き続くDFTサイクルのためにメモリに送られる。

    Fast joint detection
    97.
    发明专利

    公开(公告)号:JP2005508103A

    公开(公告)日:2005-03-24

    申请号:JP2002586518

    申请日:2002-04-26

    CPC classification number: H04B1/7105

    Abstract: K個のデータ信号が、符号分割多元接続通信システム内で共用されたスペクトルを介して送信される。 共用スペクトルを介して、合成された信号が受信され、かつサンプリングされる(48)。 合成信号は、K個の送信されたデータ信号を有する(48)。 K個の送信データ信号の符号およびインパルス応答を使用して、合成チャネル応答行列が生成される(49)。 合成チャネル応答行列を使用して、合成チャネル相関行列のブロック列が決定される(50)。 ブロック列の各ブロックエントリは、K×K行列である(51)。 各周波数点kで、ブロック列のブロックエントリのフーリエ変換を取ることによって、K×K行列が決定される(52)。 K×K行列の逆数をフーリエ変換の結果に乗ずる(52)。 別法として、前進代入(53)および後進代入(54)を使用してこの系を解くことができる。 逆フーリエ変換を使用して、K個のデータ信号からデータを回復する(55)。

Patent Agency Ranking