非易失性存储设备以及操作其的方法

    公开(公告)号:CN110021311A

    公开(公告)日:2019-07-16

    申请号:CN201811293761.5

    申请日:2018-11-01

    Abstract: 一种非易失性存储设备包括:包含多个存储单元的存储单元阵列;用于执行多个读取操作并且存储读取操作的结果的页缓冲器,其中,读取操作中的每一个包括用于多个存储单元中的所选择的存储单元的至少一个读出操作;多读出管理器,用于确定多个读取操作中的每一个的读出操作的数量并且控制页缓冲器执行读取操作;以及数据识别器,用于基于读取操作的结果来识别所选择的存储单元的比特的数据状态,其中,多读出管理器确定用于读取操作当中的至少一个读取操作的读出操作的数量不同于用于读取操作当中的其他读取操作的读出操作的数量。

    对充电节点进行充电的驱动器电路

    公开(公告)号:CN108735247A

    公开(公告)日:2018-11-02

    申请号:CN201710243378.8

    申请日:2017-04-14

    CPC classification number: G11C5/145

    Abstract: 公开了一种驱动器电路。驱动器电路包括箝位晶体管、比较电压晶体管、放大晶体管、偏置晶体管以及充电电路。比较电压晶体管被配置为提供比较电压。放大晶体管包括连接到箝位晶体管的第一节点的放大栅极、被配置为接收比较电压的第一放大节点以及连接到箝位晶体管的栅极的第二放大节点。偏置晶体管被配置为供给偏置电压。充电电路进行以下中的至少一个:被配置为通过箝位晶体管从第一节点汲取电流以及被配置为通过箝位晶体管向第一节点供给电流。

    一种对多层非易失性存储器设备编程的方法

    公开(公告)号:CN101197190B

    公开(公告)日:2012-05-09

    申请号:CN200710306192.9

    申请日:2007-09-06

    Inventor: 蔡东赫 边大锡

    CPC classification number: G11C11/5628 G11C2211/5646

    Abstract: 一种对多层非易失性存储器编程的方法。多个多位存储单元能够存储不同层的可用于表示数据的电荷,所述由最低有效位(LSB)和最高有效位(MSB)表示的数据被首先以LSB然后以MSB编程。当编程过的存储单元具有小于电压VR1的阈值电压时存储第一值,当具有大于电压VR1并小于电压VR2的阈值电压时存储第二值,当具有大于电压VR2并小于电压VR3的阈值电压时存储第三值。当期望存储单元存储第四值时,每一个单元具有大于电压VR3的阈值电压。VR1小于VR2,VR2小于VR3。标识单元被编程为具有大于VR3的阈值电压以指示MSB数据已经被编程。

    用于存储器装置的动态电力控制系统和存储器装置

    公开(公告)号:CN111081290B

    公开(公告)日:2025-01-07

    申请号:CN201910806442.8

    申请日:2019-08-29

    Abstract: 提供用于存储器装置的动态电力控制系统和存储器装置。一种用于存储器装置的动态电力控制系统包括:外部电力输入端,从所述存储器装置的外部的电力管理电路接收第一输出电流;可变电荷泵,接收第二输入电压和第二输入电流,将所述第二输入电压升高到第二输出电压,并且将所述第二输出电压和第二输出电流输出到所述存储器装置;以及反馈控制器,用于将所述第一输出电流和所述第一输入电流的比与所述第二输出电流和所述第二输入电流的比进行比较,并且根据比较结果,选择所述电力管理电路和所述可变电荷泵中的一个以向所述存储器装置供应电力。

    半导体封装、包括其的存储设备及操作半导体封装的方法

    公开(公告)号:CN110957282B

    公开(公告)日:2024-12-03

    申请号:CN201910466682.8

    申请日:2019-05-30

    Abstract: 半导体封装包括第一存储器芯片至第三存储器芯片。第一存储器芯片布置在封装衬底上,第二存储器芯片布置在第一存储器芯片上,并且第三存储器芯片布置在第一存储器芯片与第二存储器芯片之间。第一存储器芯片至第三存储器芯片中的每一个包括存储数据的存储器单元阵列、应力检测器、应力指数发生器和控制电路。应力检测器形成并分布在衬底中,并响应于外部电压检测堆叠应力以输出多个感测电流。应力指数发生器将多个感测电流转换为应力指数代码。控制电路基于应力指数代码的至少一部分来调整与对应存储器芯片的工作电压相关联的特征参数的值。

Patent Agency Ranking