公开(公告)号：CN119008371A

公开(公告)日：2024-11-22

申请号：CN202410561949.2

申请日：2024-05-08

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  徐寅硕

IPC: H01J37/32 ,  H01J37/20

Abstract: 衬底支撑装置包括：底板，设置在用于执行半导体工艺的空间中；衬底台，远离底板设置，衬底台在衬底台的上表面上具有安置表面；以及多个支撑结构，沿圆周方向布置在底板上以将衬底台支撑在底板上，多个支撑结构沿径向方向延伸以与底板的表面具有预定倾斜角度。

公开(公告)号：CN118317595A

公开(公告)日：2024-07-09

申请号：CN202311111073.3

申请日：2023-08-30

Applicant: 三星电子株式会社

Inventor： 金智源 ,  李雅凛 ,  权俊瑛 ,  金度亨 ,  金俊亨 ,  成锡江

IPC: H10B12/00

Abstract: 一种半导体器件包括：单元区域，其中设置有沟道结构并且设置有三维布置的存储单元；单元接触区域，其中设置有单元接触插塞；公共源极线接触区域，其中设置有公共源极线接触插塞；输入和输出接触区域，其中设置有输入和输出接触插塞；字线切割区域，被配置为将单元区域的字线与相邻单元区域的字线分离；公共源极线层，被配置为连接沟道结构和公共源极线接触插塞；以及输入和输出焊盘，连接到输入和输出接触插塞。公共源极线层以及输入和输出焊盘设置在相同的竖直高度处。

公开(公告)号：CN109935524B

公开(公告)日：2024-04-09

申请号：CN201811465732.2

申请日：2018-12-03

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  金圣协 ,  任京彬 ,  金石镐 ,  金兑泳

IPC: H01L21/56 ,  H01L21/77

Abstract: 一种基底结合设备和一种结合基底的方法，该设备包括：上卡盘，将第一基底固定到上卡盘的下表面上，使得第一基底向下变形为凹表面轮廓；下卡盘，布置在上卡盘下方并且将第二基底固定到下卡盘的上表面上，使得第二基底向上变形为凸表面轮廓；以及卡盘控制器，控制上卡盘和下卡盘以分别固定第一基底和第二基底，并且生成将第二基底的形状从平坦表面轮廓改变为凸表面轮廓的形状参数。

公开(公告)号：CN117750768A

公开(公告)日：2024-03-22

申请号：CN202311212758.7

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  权俊瑛 ,  金志荣 ,  金振赫 ,  成锡江

IPC: H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40

Abstract: 半导体器件包括栅电极结构、第一划分图案和存储沟道结构。栅电极结构包括在第一方向上堆叠并在第二方向上延伸的栅电极。第一划分图案在第二方向上延伸穿过栅电极结构，并且在第三方向上划分栅电极结构。存储沟道结构延伸穿过栅电极结构，并且包括沟道和电荷储存结构。第一划分图案包括在第三方向上彼此相对的第一侧壁和第二侧壁。第一凹槽在第一侧壁上在第二方向上彼此间隔开，并且第二凹槽在第二侧壁上在第二方向上彼此间隔开。第一凹槽和第二凹槽在第三方向上不重叠。

公开(公告)号：CN117594085A

公开(公告)日：2024-02-23

申请号：CN202310744281.0

申请日：2023-06-21

Applicant: 三星电子株式会社

Inventor： 崔益准 ,  金基炫 ,  朴晟喆 ,  金旻晙 ,  金俊亨

IPC: G11C8/10

Abstract: 提供了一种半导体存储器件及设计其的方法。所述半导体存储器件包括n个物理存储体，所述n个物理存储体中的每一个物理存储体被配置为全部地或部分地被包括在第一逻辑存储体或第二逻辑存储体中，并且被布置在行方向上，其中，n是大于或等于3的整数，并且其中，所述n个物理存储体在所述行方向上的相应宽度的总和与所述n个物理存储体中的每一个物理存储体在列方向上的高度的比例为不是2的倍数的实数倍。

公开(公告)号：CN116033757A

公开(公告)日：2023-04-28

申请号：CN202211285735.4

申请日：2022-10-20

Applicant: 三星电子株式会社

Inventor： 金俊亨 ,  李昇珉 ,  韩相凡 ,  任峻成

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/20 ,  H10B41/35 ,  H10B41/41 ,  H10B41/20

Abstract: 一种半导体器件包括堆叠结构，该堆叠结构包括栅极堆叠区和虚设堆叠区。栅极堆叠区包括交替堆叠的层间绝缘层和栅电极。虚设堆叠区包括交替堆叠的虚设绝缘层和虚设水平层。分离结构穿透堆叠结构。垂直存储结构在第一区域中穿透栅极堆叠区。多个栅极接触结构在第二区域中电连接到栅电极。栅电极包括第一栅电极和设置在比第一栅电极的水平高的水平上的第二栅电极。每个栅极接触结构包括栅极接触插塞和第一绝缘间隔物。栅极接触插塞包括第一栅极接触插塞和第二栅极接触插塞，第一栅极接触插塞穿透第二栅电极并接触第一栅电极，第二栅极接触插塞接触第二栅电极。

公开(公告)号：CN115966496A

公开(公告)日：2023-04-14

申请号：CN202211230378.1

申请日：2022-09-30

Applicant: 三星电子株式会社

Inventor： 金柱鲁 ,  闵大浩 ,  李民雨 ,  金俊亨 ,  任京彬

IPC: H01L21/677 ,  H01L21/683

Abstract: 一种衬底转移设备，包括与衬底的前表面相邻的多个保持单元。多个保持单元包括用于不接触地保持衬底的多个保持表面。多个真空孔设置在多个保持表面中以向衬底提供吸力。多个气孔设置在多个保持表面中以向衬底提供与吸力相反的浮力。间隔调整单元调整多个保持单元之间的间隔，使得从多个保持表面延伸的保持区域的大小对应于衬底的前表面的大小。

公开(公告)号：CN115620788A

公开(公告)日：2023-01-17

申请号：CN202210811445.2

申请日：2022-07-11

Applicant: 三星电子株式会社

Inventor： 金基兴 ,  金俊亨 ,  李昌容 ,  车相彦 ,  河庆洙

IPC: G11C16/34 ,  G11C29/42

Abstract: 提供操作存储器装置和存储器控制器的方法以及存储器系统。操作存储器装置的方法包括：从控制器接收第一命令；基于第一命令激活存储器单元阵列的页；读取激活的页的数据；从读取的数据检测错误；对检测到的错误进行纠正，以生成纠错数据；基于检测到的错误是单个位错误，将纠错数据回写到激活的页；以及基于检测到的错误是多位错误，阻止纠错数据到激活的页的回写。

公开(公告)号：CN115224042A

公开(公告)日：2022-10-21

申请号：CN202210131359.7

申请日：2022-02-11

Applicant: 三星电子株式会社

Inventor： 李升珉 ,  姜淇允 ,  金江旻 ,  金东星 ,  金俊亨 ,  俞炳瓘

IPC: H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 本公开的半导体器件包括：外围电路结构，包括外围晶体管；半导体层，在外围电路结构上；源极结构，在半导体层上；栅极堆叠结构，设置在源极结构上，并包括交替堆叠的绝缘图案和导电图案；存储沟道结构，电连接到源极结构，并穿透栅极堆叠结构；支撑结构，穿透栅极堆叠结构和源极结构；以及绝缘层，覆盖栅极堆叠结构、存储沟道结构和支撑结构。支撑结构包括接触绝缘图案的侧壁和导电图案的侧壁的外支撑层、以及接触外支撑层的内侧壁的支撑图案和内支撑层。

公开(公告)号：CN114582883A

公开(公告)日：2022-06-03

申请号：CN202111453294.X

申请日：2021-12-01

Applicant: 三星电子株式会社

Inventor： 李昇珉 ,  金俊亨 ,  金江旻 ,  俞炳瓘

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 本发明公开一种半导体器件和包括该半导体器件的数据存储系统，该半导体器件包括：基板，包括第一区域和第二区域；栅电极，在第一方向上堆叠在第一区域上，在第二区域上以不同的长度在第二方向上延伸，并分别包括在第二区域中的焊盘区域，该焊盘区域具有被向上暴露的上表面；与栅电极交替堆叠的层间绝缘层；沟道结构，在第一方向上延伸并穿透栅电极；插塞绝缘层，在焊盘区域下面与层间绝缘层交替地设置并平行于栅电极；以及接触插塞，在第一方向上延伸并分别穿透焊盘区域和在焊盘区域下面的插塞绝缘层。在每个栅电极中，焊盘区域具有与除了焊盘区域之外的区域的物理特性不同的物理特性。