-
91.发明公开
公开(公告)号：KR1020040092912A
公开(公告)日：2004-11-04
申请号：KR1020030027335
申请日：2003-04-29
Applicant: 삼성전자주식회사
IPC: H04B7/26
Abstract: PURPOSE: A private EV-DO and a data service method using the same are provided to simultaneously provide both public and private wireless EV-DO network services to users by using a CDMA 1x EV-DO type mobile terminal. CONSTITUTION: An AT(Access Terminal) transmits a signal requesting access to a private EV-DO wireless network to a private ANTS(Access Network Transceiver System)(S301). The private ANTS routes the private network access request signal to a pANC(private Access Network Control)(S302). The pANC determines whether the call connection signal is for a private EV-DO wireless network access or for a public EV-DO wireless network access(S303). If the call connection request signal is the private EV-DO wireless network access request signal, the pANC provides a session information request signal(S305). A pDLR(private Data Location Register) determines whether session information for the AT has been stored in a database(S306). If there is no session information on the AT, the pDLR requests session information on the AT from a public DLR of a public EV-DO wireless network(S307). The public DLR searches the session information on the AT and transmits it to the pDLR(S308). The pDLR authenticates the AT(S309). If the AT has been registered for the private EV-DO wireless network(S310), the pDLR stores the terminal session information transmitted from the public DLR in the database(S311) and then transmits it to the pANC(S312). The pANC allocates a traffic channel and processes a call(S313).
Abstract translation: 目的：使用专用EV-DO和使用该EV-DO的数据服务方法，通过使用CDMA 1xEV-DO型移动终端同时向用户提供公共和专用无线EV-DO网络服务。 构成：AT（接入终端）向私有ANTS（接入网络收发系统）发送请求接入专用EV-DO无线网络的信号（S301）。 私有ANTS将私有网络接入请求信号路由到pANC（私有接入网络控制）（S302）。 pANC确定呼叫连接信号是用于私人EV-DO无线网络接入还是用于公共EV-DO无线网络接入（S303）。 如果呼叫连接请求信号是专用EV-DO无线网络接入请求信号，则pANC提供会话信息请求信号（S305）。 pDLR（专用数据位置寄存器）确定AT的会话信息是否已被存储在数据库中（S306）。 如果没有关于AT的会话信息，则pDLR从公共EV-DO无线网络的公共DLR请求关于AT的会话信息（S307）。 公共DLR搜索关于AT的会话信息并将其发送到pDLR（S308）。 pDLR认证AT（S309）。 如果AT已经注册到专用EV-DO无线网络（S310），则pDLR将从公共DLR发送的终端会话信息存储在数据库中（S311），然后将其发送到pANC（S312）。 pANC分配业务信道并处理呼叫（S313）。
-
公开(公告)号：KR1020040043365A
公开(公告)日：2004-05-24
申请号：KR1020020071601
申请日：2002-11-18
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: PURPOSE: A semiconductor memory device capable of testing a high frequency operation in a wafer state using a low frequency test equipment is provided whose operation can be tested with a high frequency in the wafer state. CONSTITUTION: According to the semiconductor memory device(200) capable of testing a high frequency operation in a wafer state, a clock generation part(210) generates an internal clock signal from a pulse generated at every edge of clock signals by inputting an external clock signal and a number of clock signals having a phase difference from the external clock signal from a test equipment(100). And a high frequency operation check part(220) compares core data of the semiconductor memory device in response to the internal clock signal.
Abstract translation: 目的：提供一种能够使用低频测试设备在晶片状态下测试高频操作的半导体存储器件，其操作可以在晶片状态下以高频进行测试。 构成：根据能够在晶片状态下测试高频工作的半导体存储器件（200），时钟产生部件（210）通过输入外部时钟从时钟信号的每个边沿产生的脉冲产生内部时钟信号 信号和与来自测试设备（100）的来自外部时钟信号的相位差的多个时钟信号。 并且高频操作检查部分（220）响应于内部时钟信号来比较半导体存储器件的核心数据。
-
-
94.发明公开동작 전압을 조절하는 메모리 장치, 메모리 장치를 제어하는 어플리케이션 프로세서 및 메모리 장치의 동작방법 审中-实审一种用于控制工作电压的存储器件，一种用于控制存储器件的应用处理器以及一种用于操作存储器件的方法
公开(公告)号：KR1020170124017A
公开(公告)日：2017-11-09
申请号：KR1020160053523
申请日：2016-04-29
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0634 , G06F1/324 , G06F1/3275 , G06F1/3296 , G06F3/0614 , G06F3/0673 , G11C11/4074
Abstract: 동작전압을조절하는메모리장치, 메모리장치를제어하는어플리케이션프로세서및 메모리장치의동작방법이개시된다. 본발명의일 실시예에따른메모리장치는, 외부로부터동작속도별 동작전압레벨의조절을위한전압제어신호를수신하는수신단자및 상기전압제어신호에따라상기메모리장치의동작전압의레벨을조절하는전압조절부를구비하고, 상기레벨조절된동작전압에대응하는동작속도로서메모리동작이수행되기전에상기동작전압의레벨이조절되는것을특징으로한다.
Abstract translation: 公开了一种用于控制工作电压的存储器件，一种用于控制存储器件的应用处理器以及一种存储器件的工作方法。 根据本发明的一个实施例中，用于调节基于接收终端上的存储器设备的操作电压的电平，用于接收电压控制信号，用于通过从外部操作电压电平控制所述操作速度的存储器装置，和所述电压控制信号 以及电压调整单元，其中在执行存储器操作之前调整操作电压的电平作为对应于电平调整的操作电压的操作速度。
-
公开(公告)号：KR1020160115264A
公开(公告)日：2016-10-06
申请号：KR1020150042565
申请日：2015-03-26
Applicant: 삼성전자주식회사
IPC: H04N21/462 , H04N21/414 , H04N21/43 , H04N21/435
CPC classification number: H04N21/4384 , H04N21/4312 , H04N21/4334 , H04N21/435 , H04N21/4622 , H04N21/482
Abstract: 컨텐츠의재생을제어하는제어부; 서버에게재생중인컨텐츠에관련된방송채널정보를요청하는통신부; 및서버로부터수신된방송채널정보에기초하여, 재생중인컨텐츠와관련된방송컨텐츠를디스플레이하는디스플레이부;를포함하는디스플레이장치가개시된다.
-
Patent Agency Ranking
公开(公告)号：KR1020150142565A
公开(公告)日：2015-12-22
申请号：KR1020140115480
申请日：2014-09-01
Applicant: 삼성전자주식회사
CPC classification number: H04R25/558 , H04W4/80
Abstract: 본발명의다양한실시예는블루투스프로토콜에기반한데이터처리방법및 그전자장치에관한것으로, 상기전자장치는, 블루투스제어모듈; 상기블루투스제어모듈은애플리케이션사용을위한적어도둘 이상의 ATT(Attribute Protocol)를포함하는변경된블루투스저전력(bluetooth low energy: BLE) 프로토콜스택을저장하고, 상기변경된 BLE 프로토콜스택은제1 ATT 프로토콜을포함하여상기애플리케이션의 ATT 명령을처리하는제1 경로와제2 ATT 프로토콜을포함하여상기애플리케이션의 ATT 명령을처리하는제2 경로를포함하고; 및상기블루투스제어모듈에결합된프로세서를포함하고, 상기프로세서는상기블루투스제어모듈의상기적어도둘 이상의 ATT를포함하는변경된 BLE 프로토콜스택을이용하여상기 ATT 명령을포함하는상기애플리케이션의데이터를처리할수 있다. 다양한실시예가가능하다.
Abstract translation: 本发明的各种实施例涉及一种基于蓝牙协议及其电子设备处理数据的方法。 电子设备包括：蓝牙控制模块; 第一路径，其中蓝牙控制模块存储具有用于应用的至少两个属性协议（ATT）的修改的蓝牙低能（BLE）协议栈，并且修改的BLE协议栈具有用于处理ATT命令的第一ATT协议 以及具有用于处理应用的ATT命令的第二ATT协议的第二路径; 以及耦合到蓝牙控制模块的处理器。 处理器使用具有蓝牙控制模块的至少两个ATT的修改的BLE协议栈来处理具有ATT命令的应用的数据。 各种实施例是可能的。
-
公开(公告)号：KR1020150103954A
公开(公告)日：2015-09-14
申请号：KR1020140025668
申请日：2014-03-04
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: H04L27/06
CPC classification number: H04L27/06
Abstract: ASK 복조기 및 상기 복조기를 포함하는 통신 장치가 제공된다. 본 발명의 ASK 복조기는, 변조 신호(AMS)의 포락선을 검출하여 포락선 신호를 발생하는 포락선 검출기, 메인 클락 신호(MCLK)와 제1 내지 제n 클락 신호들을 생성하는 클락 생성기, 각각이 상기 포락선 신호를 제1 샘플링 클락 신호 및 제2 샘플링 클락 신호를 이용하여 샘플링하고, 샘플링된 포락선 신호간의 차이에 기초하여 기본 복조 신호를 출력하는 복수(2이상)의 기본 복조기들, 및 상기 복수의 기본 복조 신호들 중 어느 하나를 이용하여 최종 복조 신호를 생성하는 후신호 처리기를 포함한다.
Abstract translation: 提供了一种幅移键控（ASK）解调器和包括该解调器的通信装置。 本发明的ASK解调器包括：包络检测器，用于检测调制信号（AMS）的包络线以产生包络信号; 时钟发生器，用于产生主时钟信号（MCLK）和第一或第n时钟信号; 多个基本解调器（两个或更多个），用于通过使用第一和第二采样时钟信号分别对包络信号进行采样，并且基于采样包络信号之间的差来输出基本解调信号; 以及后信号处理器，用于通过使用所述基本解调信号中的任一个产生最终的解调信号。
-
公开(公告)号：KR1020110020678A
公开(公告)日：2011-03-03
申请号：KR1020090078410
申请日：2009-08-24
Applicant: 삼성전자주식회사
IPC: G03G15/00
CPC classification number: B65H31/02 , B65H29/52 , B65H2301/4223 , B65H2301/51214 , B65H2404/6112 , B65H2404/63 , B65H2601/211 , B65H2801/06
Abstract: PURPOSE: An image forming apparatus is provided to control the circulation of a stacking lever by the discharging state of a paper. CONSTITUTION: A discharging unit(110) discharges paper to the outside of a housing(1). Discharged paper is loaded to a paper loading part(120). A stacking lever is rotatably installed to the housing. The stacking lever guides the loading of the print media on the loading part. A driving unit(150) rotates the stacking lever. According to the discharged position, a control unit varies the circulation location of the stacking lever by controlling the driving unit.
Abstract translation: 目的：提供一种图像形成装置，用于通过纸张的排出状态来控制堆放杆的循环。 构成：排出单元（110）将纸张排出到外壳（1）的外部。 放电的纸张被装载到纸张装载部件（120）。 堆放杆可旋转地安装在壳体上。 堆放杆将打印介质的装载引导到装载部件上。 驱动单元（150）使堆叠杆旋转。 根据排出位置，控制单元通过控制驱动单元改变堆放杆的循环位置。
-
公开(公告)号：KR1020080065121A
公开(公告)日：2008-07-11
申请号：KR1020070002112
申请日：2007-01-08
Applicant: 삼성전자주식회사
IPC: G11C5/14
CPC classification number: G11C5/145
Abstract: A semiconductor integrated circuit device is provided to reduce unnecessary power consumption by supplying a minimum voltage capable of maintaining data in a logic block. A semiconductor integrated circuit device includes a logic block(500) and a power control circuit(100). The power control circuit controls power supplied to the logic block. The power control circuit supplies a minimum operation voltage required for maintaining the data stored in the logic block during data retention mode. The power control circuit includes a power gating circuit(120) supplying an operation voltage to the logic block during normal operation, a data retention circuit(130) supplying the minimum operation voltage to the logic block and a control part(110) controlling the power gating circuit and the data retention circuit in response to the data retention mode. The control part disables the power gating circuit and enables the data retention circuit, during the data retention mode.
Abstract translation: 提供一种半导体集成电路器件，通过提供能够维持逻辑块中的数据的最小电压来减少不必要的功耗。 半导体集成电路器件包括逻辑块（500）和功率控制电路（100）。 电源控制电路控制提供给逻辑块的电源。 功率控制电路在数据保持模式期间提供维持存储在逻辑块中的数据所需的最小工作电压。 功率控制电路包括在正常操作期间向逻辑块提供操作电压的电源门控电路（120），向逻辑块提供最小工作电压的数据保持电路（130）和控制电源 门控电路和数据保持电路响应数据保持模式。 控制部分禁用电源门控电路，并在数据保持模式期间启用数据保持电路。
-
公开(公告)号：KR1020080058950A
公开(公告)日：2008-06-26
申请号：KR1020060133208
申请日：2006-12-22
Applicant: 삼성전자주식회사
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/005
Abstract: A sense amplifier circuit of a semiconductor memory device and an operation method thereof are provided to improve data sensing characteristics, and to reduce chip size by removing or reducing a dummy cell. A bit line sense amplifier(611,612) is connected to a bit line, and senses and amplifies a signal of the bit line. A calibration circuit(620) calibrates a voltage level of the bit line on the basis of a logic threshold of the bit line sense amplifier. After the voltage level of the bit line is calibrated, the bit line sense amplifier senses and amplifies a signal of the bit line. The bit line sense amplifier comprises a 2-stage cascade type latch.
Abstract translation: 提供半导体存储器件的读出放大器电路及其操作方法，以提高数据感测特性，并通过去除或减少虚拟单元来减小芯片尺寸。 位线读出放大器（611,612）连接到位线，并感测并放大位线的信号。 校准电路（620）基于位线读出放大器的逻辑门限来校准位线的电压电平。 在校准位线的电压电平之后，位线读出放大器感测并放大位线的信号。 位线读出放大器包括2级级联型锁存器。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.033 seconds)
