公开(公告)号：KR100533913B1

公开(公告)日：2005-12-06

申请号：KR1020030013511

申请日：2003-03-04

Applicant: 한국전자통신연구원

Inventor： 이훈 ,  강헌식 ,  김종원 ,  송규상

IPC: H04L12/20

Abstract: 댁내망 유선 모뎀을 위한 아날로그 선처리 장치가 개시된다. 디지털 인터페이스 레지스터부는 물리계층 모뎀에서 신호처리된 디지털 데이터를 수신하고, 전화선을 통해 수신된 수신신호에 대응하는 디지털신호를 물리계층 모뎀으로 전달한다. 송신부는 디지털 인터페이스 레지스터부로부터 입력된 디지털 데이터를 아날로그 신호로 변환하고, 변환된 아날로그 신호의 크기변화를 보정한 후 신호 크기의 변화가 보정된 아날로그 신호에서 소정의 대역에 존재하는 신호를 제거하고, 필터링된 아날로그 신호의 크기 및 임피던스를 전송선로와 정합하여 외부로 출력한다. 수신부는 전화선을 통해 입력되는 수신신호에 존재하는 전송선로에 의한 신호크기의 왜곡을 보정하고, 보정된 수신신호의 이득을 조절하고 안티 엘리어싱 필터링을 수행한 후 디지털 신호로 변환하여 디지털 인터페이스 레지스터를 통해 물리계층 모뎀으로 전송한다. 본 발명에 따르면, 댁내 전화선로를 이용하여 최고 150m 거리에 최대 4~32Mbps 패킷 데이터 전송을 가능하게 하는 HomePNA 2.0 모뎀의 아날로그 선처리 기능을 수행할 수 있다.

公开(公告)号：KR1020040057039A

公开(公告)日：2004-07-01

申请号：KR1020030013511

申请日：2003-03-04

Applicant: 한국전자통신연구원

Inventor： 이훈 ,  강헌식 ,  김종원 ,  송규상

IPC: H04L12/20

CPC classification number: H04L12/2834 ,  H04L12/2898 ,  H04M11/062

Abstract: PURPOSE: An analog preprocessing apparatus for HomePNA 2.0 modems is provided to optimize each function block to HomePNA 2.0, to precisely execute gain control by installing two gain controllers in a receiving part, and to control all the functions in real time by installing a register-controlled user control interface. CONSTITUTION: An analog preprocessing apparatus(100) comprises a digital interface register(112), a transmitting part(110), a receiving part(130), a clock generation part(150), and a bias circuit part(160). The digital interface register(112) interfaces the analog preprocessing apparatus(100) with an external control circuit or a modem physical layer. The transmitting part(110) consists of a DA converter(114), a buffer(116), a gain controller(118), a low pass filter(120), and a line driver(122). The receiving part(130) contains an echo canceller(132), gain controllers(134,138), a low pass filter(136), and a 10-bit AD converter(140). The clock generation part(150) supplies sampling clocks to the DA converter(114) and the AD converter(140) using the clocks provided from an external 64MHz crystal oscillator. The bias circuit part(160) generates reference voltage or reference current necessary for the analog blocks of the analog preprocessing apparatus(100).

Abstract translation: 目的：提供HomePNA 2.0调制解调器的模拟预处理设备，以优化HomePNA 2.0的每个功能块，通过在接收部分安装两个增益控制器来精确地执行增益控制，并通过安装寄存器来实时控制所有功能， 受控用户控制界面。 构成：模拟预处理装置（100）包括数字接口寄存器（112），发送部分（110），接收部分（130），时钟产生部分（150）和偏置电路部分（160）。 数字接口寄存器（112）将模拟预处理装置（100）与外部控制电路或调制解调器物理层接口。 发射部分（110）由DA转换器（114），缓冲器（116），增益控制器（118），低通滤波器（120）和线路驱动器（122）组成。 接收部分（130）包含回声消除器（132），增益控制器（134,138），低通滤波器（136）和10位AD转换器（140）。 时钟发生部分（150）使用从外部64MHz晶体振荡器提供的时钟向DA转换器（114）和AD转换器（140）提供采样时钟。 偏置电路部分（160）产生模拟预处理装置（100）的模拟块所需的参考电压或参考电流。