복수의 동작 모드들을 지원하는 타임 인터리버에 상응하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
    96.
    发明公开
    복수의 동작 모드들을 지원하는 타임 인터리버에 상응하는 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 审中-实审
    用于产生广泛信号帧的装置相应于时间间隔支持多种操作模式和使用该方法的方法

    公开(公告)号:KR1020170004854A

    公开(公告)日:2017-01-11

    申请号:KR1020160073779

    申请日:2016-06-14

    Abstract: 복수의동작모드들을지원하는타임인터리버에상응하는방송신호프레임생성장치및 방법이개시된다. 본발명의일실시예에따른방송신호프레임생성장치는코어레이어신호및 인핸스드레이어신호를서로다른파워레벨로결합(combine)하여멀티플렉싱된신호를생성하는결합기; 상기멀티플렉싱된신호의파워를, 상기코어레이어신호에상응하는파워로낮추는파워노멀라이저; 상기코어레이어신호및 상기인핸스드레이어신호에함께적용되는인터리빙을수행하여타임인터리빙된신호를생성하는타임인터리버; 및상기타임인터리버에상응하는타임인터리버정보를시그널링하기위한프리앰블을포함하는방송신호프레임을생성하는프레임빌더를포함하고, 상기타임인터리버는복수의동작모드들중 하나로상기인터리빙을수행한다.

    레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
    98.
    发明公开
    레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법 审中-实审
    用于生成使用分层分割多路复用的广播信号帧的装置和使用该方法的方法

    公开(公告)号:KR1020160108131A

    公开(公告)日:2016-09-19

    申请号:KR1020160004462

    申请日:2016-01-13

    Abstract: 레이어드디비전멀티플렉싱을이용한방송신호프레임생성장치및 방법이개시된다. 본발명의일실시예에따른방송신호프레임생성장치는코어레이어신호및 인핸스드레이어신호를서로다른파워레벨로결합(combine)하여멀티플렉싱된신호를생성하는결합기; 상기멀티플렉싱된신호의파워를, 상기코어레이어신호에상응하는파워로낮추는파워노멀라이저; 상기코어레이어신호및 상기인핸스드레이어신호에함께적용되는인터리빙을수행하여타임인터리빙된신호를생성하는타임인터리버; 및피지컬레이어파이프들(Physical Layer Pipes; PLPs)의시작위치정보및 상기코어레이어신호와상기인핸스드레이어신호에공유되는타임인터리버정보를시그널링하기위한프리앰블을포함하는방송신호프레임을생성하는프레임빌더를포함한다.

    Abstract translation: 公开了一种使用分层复用生成广播信号帧的装置和方法。 根据本发明的实施例,广播信号帧产生装置包括:组合器,用于组合核心层信号和不同功率电平的增强层信号以产生多路复用信号; 功率归一化器,用于将所述多路复用信号的功率降低到与所述核心层信号相对应的功率; 时间交织器,用于一起执行应用于核心层信号和增强层信号的交织,以产生时间交织信号; 以及帧生成器,用于生成包括前导码的广播信号帧,用于发送与核心层信号和增强层信号共享的物理层管道(PLP)的时间位置信息和时间交织器信息。

    가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
    99.
    发明公开
    가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법 审中-实审
    用于编码可变长度信号信息的零包装装置及其使用方法

    公开(公告)号:KR1020160105312A

    公开(公告)日:2016-09-06

    申请号:KR1020160020867

    申请日:2016-02-22

    Abstract: 가변길이시그널링정보를위한제로패딩장치및 방법이개시된다. 본발명의일실시예에따른제로패딩장치는, LDPC 정보비트열의길이및 BCH 인코딩된비트열의길이의차를이용하여모든비트를 0으로채울그룹들의개수를결정하고, 쇼트닝패턴오더를이용하여상기그룹들을선택하여상기그룹들의모든비트를 0으로채우고, 0으로채워지지않은그룹들중 적어도일부에상기 BCH 인코딩된비트열을채워서 LDPC 정보비트열을생성하는프로세서; 및상기 LDPC 정보비트열을 LDPC 인코더로제공하는메모리를포함한다.

    Abstract translation: 公开了一种用于编码可变长度信令信息的零填充装置和使用其的零填充方法。 根据本发明的实施例,零填补装置包括:处理器,用于通过使用LDPC信息位串的长度与BCH编码比特串的长度之间的差异来确定用0填充所有比特的组的数量 用于通过缩短模式顺序选择组来填充组的所有位,并且用于在不填充零的组的至少一部分中填充BCH编码比特串以生成LDPC信息比特串 ; 以及用于将LDPC信息位串提供给LDPC编码器的存储器。

    길이가 16200이며, 부호율이 3/15인 LDPC 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
    100.
    发明公开
    길이가 16200이며, 부호율이 3/15인 LDPC 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 审中-实审
    用于256符号映射和低密度奇偶校验码的位交换器,具有16200长度,3/15速率和使用该方法的方法

    公开(公告)号:KR1020160101392A

    公开(公告)日:2016-08-25

    申请号:KR1020150023861

    申请日:2015-02-17

    Abstract: 비트인터리버, BICM 장치및 비트인터리빙방법이개시된다. 본발명의일실시예에따른비트인터리버는길이가 16200이고부호율이 3/15인 LDPC 부호어를저장하는제1 메모리; 상기 LDPC 부호어를, 상기 LDPC 부호어의패러럴팩터(parallel factor)에상응하는사이즈의비트그룹단위로인터리빙하여인터리빙된부호어를생성하는프로세서; 및상기인터리빙된부호어를 256-심볼맵핑을위한변조기로제공하는제2 메모리를포함한다.

    Abstract translation: 公开了一种比特交织器,BICM装置和比特交织方法。 根据本发明的一个实施例,比特交织器包括:存储长度为16200且编码率为3/15的LDPC码字的第一存储器; 处理器,对与所述LDPC码字的并行因子对应的大小的比特组单位对所述LDPC码字进行交织,生成交织的码字; 以及将交织的码字提供给用于256符号映射的调制器的第二存储器。

Patent Agency Ranking