公开(公告)号：KR1020080052037A

公开(公告)日：2008-06-11

申请号：KR1020060124035

申请日：2006-12-07

Applicant: 한국전자통신연구원

Inventor： 이승우 ,  이범철 ,  이정희 ,  박대근 ,  황현용

IPC: G06F1/00 ,  G06F1/26

Abstract: A low power data recovery apparatus is provided to reduce the number of D flip-flops used for comparing phases at a digital phase arranging unit by separating odd number clock signals from even number clock signals, and comparing a phase of input data with that of the separated clock signals. A low power data recovery apparatus includes the first digital phase arranging unit(21), the second digital phase arranging unit(22), a phase interpolation unit(23) and a determining unit(24). The first digital phase arranging unit receives odd number phase clock signals among multiple phase clock signals and input signals, and outputs the first and the second clock whose signal edges are adjacent to a center of a bit section of the input data. The second digital phase arranging unit receives even number phase clock signals among multiple phase clock signals and inversed input signals, and outputs the third and the fourth clock whose signal edges are adjacent to a center of a bit section of the input data. The phase interpolation unit receives the first, the second, the third and the fourth clock from the first and the second digital phase arranging unit, and outputs a phase interpolated clock having a phase within a range of changes in the phases of the first to the fourth clock. The determining unit receives input data and the phase interpolated clock, and performs a retiming operation of the input data.

Abstract translation: 提供了一种低功率数据恢复装置，用于通过将奇数时钟信号与偶数时钟信号分离来减少用于比较数字相位排列单元的相位的D触发器的数量，并将输入数据的相位与 分离时钟信号。 低功率数据恢复装置包括第一数字相位布置单元（21），第二数字相位布置单元（22），相位插值单元（23）和确定单元（24）。 第一数字相位布置单元在多个相位时钟信号和输入信号之间接收奇数相位时钟信号，并输出其信号边缘与输入数据的位部分的中心相邻的第一和第二时钟。 第二数字相位布置单元在多个相位时钟信号和反相输入信号之间接收偶数相位时钟信号，并输出其信号边缘与输入数据的位部分的中心相邻的第三和第四时钟。 相位插值单元从第一和第二数字相位布置单元接收第一，第二，第三和第四时钟，并输出在第一和第二数字相位排列单元的相位的变化范围内的相位的相位内插时钟 第四时钟。 确定单元接收输入数据和相位插值时钟，并且执行输入数据的重新定时操作。

公开(公告)号：KR100799587B1

公开(公告)日：2008-01-30

申请号：KR1020060114094

申请日：2006-11-17

Applicant: 한국전자통신연구원

Inventor： 황현용 ,  박대근 ,  이범철 ,  이정희 ,  이승우

IPC: H04L12/28

CPC classification number: H04L47/762 ,  H04L47/10 ,  H04L47/11 ,  H04L47/12 ,  H04L47/25 ,  H04L47/263 ,  H04L47/70 ,  H04L47/745 ,  H04L49/254 ,  Y02D50/10

Abstract: A method for limiting a dynamic band in a switch and an apparatus thereof are provided to prevent congestion which can occur at an output port by automatically adjusting a band limit traffic according to an overall bandwidth currently used. A method for limiting a dynamic band in a switch comprises the following several steps. The switch sets an initial value of a limit band value for each subscriber(210). The switch passes a subscriber learning procedure in which the switch discriminates all the subscribers into activated subscribers and deactivated subscribers by learning input traffics of the connected subscribers after a set time has passed(220). The switch sums all the band limit values of the activated subscribers(230). The switch compares the summed value with an allowable reference value between a switch upper limit and a switch lower limit set by considering throughput of the switch and congestion(240). The switch resets each band limit value of the activated subscribers such that the switch can be optimally used to the throughput while the congestion is being prevented(250). The switch measures the traffics of the activated subscribers, controls the band of the activated subscriber to the band limit value reset in the step 250, and returns to the subscriber learning procedure in the step 220(260).

Abstract translation: 提供一种用于限制交换机中的动态频带的方法及其装置，以通过根据当前使用的总体带宽自动调整频带限制业务来防止可能在输出端口发生的拥塞。 用于限制交换机中的动态频带的方法包括以下几个步骤。 交换机为每个用户设置限制带值的初始值（210）。 交换机通过用户学习过程，其中交换机在所设定的时间过去之后通过学习所连接的用户的输入流量，将所有用户识别为激活的用户和停用的订户（220）。 开关将激活的订户的所有频带限制值（230）相加。 交换机通过考虑交换机的吞吐量和拥塞（240）将总和值与开关上限和下限开关之间的允许参考值进行比较。 交换机重置激活的用户的每个频带限制值，使得交换机可以在阻止拥塞的情况下最佳地用于吞吐量（250）。 交换机测量激活的用户的业务，在步骤250中控制激活的用户的频带到频带限制值复位，并且在步骤220（260）中返回到用户学习过程。

公开(公告)号：KR100656370B1

公开(公告)日：2006-12-11

申请号：KR1020050117659

申请日：2005-12-05

Applicant: 한국전자통신연구원

Inventor： 이승우 ,  이범철

IPC: H04L7/02 ,  H04L7/04 ,  H04L7/033

Abstract: A data recovery apparatus using a phase interpolated clock and a method thereof are provided to assure a constant timing margin and to perform a stable operation by reducing distortion of a mixed clock. A first phase alignment part(210) extracts a first clock having a clock edge extremely adjacent to a center of each bit section of input data among multiple phase clock signals. A second phase alignment part(220) extracts a second clock having a clock edge extremely adjacent to a center of each bit section of the inverted input data among the multiple phase clock signals. An interpolated clock generation part(230) generates a phase interpolated clock comprising an interpolated rising edge and an interpolated falling edge by generating the interpolated rising edge and the interpolated falling edge according to the phase difference of rising edges and falling edges of the first clock and the second clock. A data recovery part(240) recovers the input data by retiming the input data on the basis of the phase interpolated clock.

Abstract translation: 提供一种使用相位内插时钟的数据恢复装置及其方法，以保证恒定的时间裕度并通过减少混合时钟的失真来执行稳定的操作。 第一相位对齐部分（210）提取具有与多个相位时钟信号中的输入数据的每个位部分的中心非常相邻的时钟边缘的第一时钟。 第二相位对齐部分（220）提取具有与多相时钟信号中的反相输入数据的每个位部分的中心非常相邻的时钟边缘的第二时钟。 内插时钟产生部分（230）通过根据第一时钟的上升沿和下降沿的相位差产生内插上升沿和内插下降沿，产生包括内插上升沿和内插下降沿的相位内插时钟，以及 第二个时钟。 数据恢复部分（240）根据相位内插时钟通过重新定时输入数据来恢复输入数据。

公开(公告)号：KR1020060061746A

公开(公告)日：2006-06-08

申请号：KR1020050021413

申请日：2005-03-15

Applicant: 한국전자통신연구원

Inventor： 최익성 ,  이정희 ,  박대근 ,  이형일 ,  손종무 ,  이승우 ,  이범철

IPC: H04L12/28

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 다수의 공유 저장장소를 이용한 효율적인 스위칭 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 다수의 저장장소를 공유함으로써 확장이 용이하고, 저장장소에 한번 저장되어 출력되므로 전력소모가 적을 뿐만 아니라 균일분포 및 비균일분포 트래픽에 대하여 출력큐 스위치 구조와 같은 성능을 제공할 수 있는 스위칭 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 다수의 입력포트로 입력되는 자료를 다수의 출력포트로 전달하기 위한 스위칭 장치에 있어서, 외부 기기로부터 입력되는 자료의 출력포트를 읽어 출력포트로의 출력시간을 결정하기 위한 출력시간 결정 수단; 상기 출력시간 결정 수단에 연결되어 자료의 출력포트별로 가능한 자료 출력시간을 관리하기 위한 출력시간 관리 수단; 상기 출력시간 결정 수단으로부터의 자료 출력시간을 이용하여 자료 출력시간 위치가 비어있는 저장장소(memory bank)를 선택하기 위한 저장장소 선택 수단; 상기 저장장소 선택 수단에 연결되어 저장장소의 출력시간별 이용정보를 관리하기 위한 저장장소 이용정보 관리 수단; 상기 출력시간 결정 수단과 상기 저장장소 선택 수단의 결과를 이용하여 선택 및 결정된 상기 저장장소(memory bank)의 출력시간 위치로 전송자료를 전달하기 위한 연결 수단; 상기 연결 수단에 연결되어 상기 출력시간 결정 수단과 상기 저장장소 선택 수단의 결과를 이용하여 선택 및 결정된 상기 저장장소(memory bank)의 출력시간 위치에 자료를 저장하고, 다수의 분산 공유 저장장소를 출력될 시간( )에 따라 구분하여 관리하며, 현재 출력시간( )에 해당하는 저장장소들의 전송자료들을 읽어 출력하기 위한 공유 저장 수단; 및 상기 공유 저장 수단의 현재 출력시간( )에 해당하는 출력자료들을 입력받아 자료의 출력포트 정보를 읽어 해당하는 출력포트로 전달하기 위한 출력포트 연결 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 스위칭 시스템 또는 네트워크 시스템 등에 이용됨.
다수의 분산된 저장장소, 공유 저장장소, 스위칭 장치, 출력시간 결정, 저장장소 선택, 균일분포 트래픽, 비균일분포 트래픽, 출력큐 스위치 구조 성능