-
-
-
-
104.
公开(公告)号:KR1019940007983B1
公开(公告)日:1994-08-31
申请号:KR1019910026087
申请日:1991-12-30
IPC: H04M11/06
Abstract: The circuit reduces dependency of a U-transceiver, and effctively supplies emergency power to a remote subscriber. The circuit includes an overvoltage protector (211) which suppresses overvoltage, a test access unit (213) which transfers a telephone line, a multitude of U-interface means (21), an ISDN exchanger power controller (IEPC:22), an extension PCM matching control means (28), an U-transceiver(213), an emergency power unit (214), a clock compensation means (32), an ISDN D channel exchange control means (24:IDEC), a memory unit (29), a common memory (30), a memory map decoding means (25), an interrupt processing means (26), a CPU (27), and a MMC port (32).
Abstract translation: 该电路减少了U型收发器的依赖性,并有效地向远程用户提供应急电源。 该电路包括抑制过电压的过电压保护器(211),传送电话线的测试存取单元(213),多个U接口装置(21),ISDN交换机电源控制器(IEPC:22),扩展 PCM匹配控制装置(28),U型收发器(213),应急电源单元(214),时钟补偿装置(32),ISDN D信道交换控制装置(24:IDEC),存储单元 ),公共存储器(30),存储器映射解码装置(25),中断处理装置(26),CPU(27)和MMC端口(32)。
-
公开(公告)号:KR1019940007982B1
公开(公告)日:1994-08-31
申请号:KR1019910026086
申请日:1991-12-30
IPC: H04M11/06
Abstract: The circuit easily detects an abnormal state transmission line by a test program, and improves reliability of the exchanger system. The circuit includes an overvoltage protector (211) which suppresses overvoltage, a test access unit (213) which transfers a telephone line, a multitude of U-interface means (21), an ISDN exchanger power controller (IEPC:22), an extension PCM matching control means (28), an U-transceiver(213), a clock compensation means (32), an ISDN D channel exchange control means(24:IDEC), a memory unit (29), a common memory (30), a memory map decoding means(25), a LC bus matching means (31), a CPU (27), and a MMC port (27).
Abstract translation: 该电路通过测试程序容易地检测异常状态传输线,并提高交换机系统的可靠性。 该电路包括抑制过电压的过电压保护器(211),传送电话线的测试存取单元(213),多个U接口装置(21),ISDN交换机电源控制器(IEPC:22),扩展 PCM匹配控制装置(28),U收发器(213),时钟补偿装置(32),ISDN D信道交换控制装置(24:IDEC),存储单元(29),公共存储器 ,存储器映射解码装置(25),LC总线匹配装置(31),CPU(27)和MMC端口(27)。
-
公开(公告)号:KR1019930015593A
公开(公告)日:1993-07-24
申请号:KR1019910026084
申请日:1991-12-30
IPC: H04M11/06
Abstract: 본 발명은 ISDN 기능을 포함하는 전전자 교환 시스팀의 기본 액세스 디지틀 가입자를 수용하는 가입자 정합장치에 관한 것이다.
본 발명은 가입자 선로 정합장치(8)와 타임스위치 정합회로(3)와 시험장치 정합회로(7)에 연결되어 2B1Q 회선코드와 4B3T 회선 코드를 사용한 기본속도 디지틀 가입자(2B+D)를 전전자 교환시스팀에 정합시키는 ISDN 기본속도 가입자 정합회로 수단(1)과, 상기 ISDN 기본속도 정합회로 수단(1)과 프레임 다중화 프로세서(FMXP) 정합회로(4)와 경보장치 정합회로(6)에 연결되어, 상기 ISDN 가입자 정합회로 수단(1)에서 수신한 D채널을 처리하여 회선교환을 위한 신호(signalling)정보, 가입자 정합장치 내의 각종 장애 정보, 상태 정보 및 가입자 정합장치에 대한 각종 유지보수를 위한 제어 정보를 ISAP 정합회로(5)와 TD-bus를 통하여 상호 교환하며, 수신된 D채널 정보증에서 패킷 메시지 정보들은 D-채널 링크 액세스 처리(LAPD)한 다음 분리되어 서브유니트 단위로 상기 FMXP 정합 로(4)로 전송되며, FMXP 정합회로(4) 출력으로 부터 전송되어 온 패킷 메시지 정보들을 하나의 D채널로 다중화 하는 ISDN D-채널 프로세싱 보드(IDPA) 정합회로 수단(2)을 구비한 것을 특징으로 한다.
-
-
-
-
-