-
公开(公告)号：KR100161752B1
公开(公告)日：1998-12-01
申请号：KR1019940036985
申请日：1994-12-23
IPC: H04L12/28
Abstract: 본 발명은 ATM 계층에서 연결과 관련된 기능 및 VPI/VCI 변환기능, 다중화/역다중화 기능, UPC 기능 등의 수행에 요구되는 정보를 저정하여 가입자측 또는 망측에서 입력되는 셀들에 대해 해당 연결의 정보를 신속하게 제공하는 B-NT 시스템의 ATM 계층 기능에서의 룩업 테이블장치에 관한 것으로, 하나의 어드레스를 기준으로 룩업 테이블을 구성하는 LANCAM과 SRAM을 모두 관리할 수 있도록 함으로써 간단한 방법으로 룩업 테이블 용량을 확장할 수 있으며, 동일한 룩업 테이블 제어 로직을 이용하여 ATM 계층의 수신부에서는 LANCAM과 SRAM으로 송신부에서는 LANCAM만으로 룩업 테이블을 구성할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019970056414A
公开(公告)日：1997-07-31
申请号：KR1019950055869
申请日：1995-12-23
IPC: H04L12/28
Abstract: 본 발명은 ATM 셀 단위로 ATM 프로토콜을 처리하는 ATM 계층 기능 처리 장치에 관한 것으로서, 가입자측 물리계층의 입력 신호에서 셀 전송 가능 신호를 받으면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하고, 셀 인터럽트와 추출된 플래그를 이용하여 스케듈링 알고리즘에 따라 다중화 동작을 수행하는 ATM 계층 수신셀 처리수단(10); 마이크로프로세서로 부터 전달된 데이타로 부터 셀을 형성하여 버퍼에 저장함과 동시에 셀 인터럽트를 발생하며, 다중화기를 제어하고 상태를 전달받는 프로세서 인터페이스 수단(30); 도착하는 셀을 저장하는 셀 버퍼와 출력될 창구와 접속하는 출력 셀 버퍼 및 연결 테이블과, 연결 테이블을 룩업하여 해당 라우팅 값과 매치 신호가 연결 테이블에서 출력되면 출력창구 식별자의 값에 따라 입력셀의 셀라우팅을 수행하고, 적절한 출력 창구 식별자 값에 따라 필드 할당에 따라 각 물리링크에 접속된 망측 물리계층 기능 처리부(50)로 출력셀을 라우팅, 브로드캐스팅 및 선택적 브로드 캐스팅을 담당하는 ATM 계층 송신셀 처리 수단(20); 및 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리 수단(20) 사이에서 프로세서 인테페이스 수단(30)의 제어 신호에 따라 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리 수단(20)을 독립적으로 각 물리링크에 접속된 망측 및 가입자측 물리계층 기능 처리부(50)에 접속할 수 있게 동작하는 기능 모드 처리 수단(40)을 구비하여 입력되는 셀에서 셀 단위로 가상채널/가상경로 별로 필요한 정보를 도출하고 이를 이용하여 ATM 프로토콜을 처리하고, 사용되는 시스템의 위치와 기능의 구현규모에 따라 본 발명을 물리적으로 단순히 연결함으로 기능과 규모의 확장이 가능한 효과가 있다.
-
-
公开(公告)号：KR1019970007252B1
公开(公告)日：1997-05-07
申请号：KR1019930030026
申请日：1993-12-27
IPC: H04L12/28
Abstract: The apparatus relates to an ATM interface control. The B-ISDN on the basis of the ATM transfers the various service cells and the ATM sends the data via a packet. The method saves the searching time by storing the 24bit connection information of the 53 octet cell header containing the VPI/VCI (Virtual Path Identifier/Virtual Channel Identifier) field format in the routing table by using CAM(Content Addressable Memory). The method comprises the steps of: (a)receiving the address provided by an external CPU, generating the status information from the received control signal, and sending it; (b)searching the CAM in the routing table within one search cycle; (c)generating the control signal to control the routing table; and (d)extracting the VPI/VCI from the cell header and sending the information to the routing table. The apparatus includes: the address decoder, the control register, the status register, the buffers, and an ATM interface control device.
Abstract translation: 该装置涉及ATM接口控制。 基于ATM的B-ISDN传送各种服务小区，ATM通过分组发送数据。 该方法通过使用CAM（内容可寻址存储器）将包含VPI / VCI（虚拟路径标识符/虚拟信道标识符）字段格式的53个八位字节单元头部的24位连接信息存储在路由表中来节省搜索时间。 该方法包括以下步骤：（a）接收外部CPU提供的地址，从接收到的控制信号生成状态信息并发送; （b）在一个搜索周期内在路由表中搜索CAM; （c）产生控制信号以控制路由表; 和（d）从单元头提取VPI / VCI并将该信息发送到路由表。 该装置包括：地址解码器，控制寄存器，状态寄存器，缓冲器和ATM接口控制装置。
-
Patent Agency Ranking
-
公开(公告)号：KR1019960011970B1
公开(公告)日：1996-09-06
申请号：KR1019930026893
申请日：1993-12-08
IPC: H04L12/933 , H04L12/937 , H04L12/70
Abstract: a CPU access for providing head data and charged load data including the non-arranged cell by using the data generated from an external CPU and data clock; a non-arranged cell output control and transmitting means (b) for displaying a start point of a cell and an existing interval of the non-arranged cell, controlling a configuration of the non-arranged cell by inputting a system clock from outside and a generating request signal of the non-arranged cell after inputting the data input finished signal from the CPU access means (a); a data storing and non-arranged cell generating means (c) for output controlling of the non-arranged cell after storing the head data received from the CPU access means (a) and the charged load data, and consisting of cells by multiplexing them into an octet unit according to a head output from a transmitting means (b) and a charged load output control signal.
Abstract translation: CPU访问，用于通过使用从外部CPU和数据时钟生成的数据来提供包括非排列单元的头数据和充电负载数据; 用于显示单元的起始点和未布置单元的现有间隔的非排列单元输出控制和发送单元（b），通过从外部输入系统时钟来控制非排列单元的配置，以及 在从CPU访问装置（a）输入数据输入完成信号之后，生成非排列单元的请求信号; 数据存储和非排列单元生成装置（c），用于在存储从CPU访问装置（a）接收的头数据和充电负载数据之后，输出控制非排列单元，并且通过将它们复用为单元 根据来自发送装置（b）的头部输出的八位字节单元和充电的负载输出控制信号。
-
-
-
公开(公告)号：KR1019960003782B1
公开(公告)日：1996-03-22
申请号：KR1019930023533
申请日：1993-11-06
IPC: H04L12/24
Abstract: The scheduling controller is for controlling the output order of the ATM(asynchronous transfer mode) cells according to the grade of the quality of service. The scheduling controller comprises a virtual path identifier/virtual channel identifier(VPI/VCI) table(7) for providing QOS grade of input cell to a QOS grade identifier(2), a buffer level counter(8) for supervising a QOS buffer(3), a QOS grade discriminator(9) for discriminating grade of the input cell according to the input traffic of the QOS grade identifier(2), a buffer state comparator(10) for comparing status data sent from the QOS grade buffer(3), and a scheduling order generator(11) for generating the scheduling order according to the buffer status data and the QOS grade data.
Abstract translation: 调度控制器用于根据服务质量等级来控制ATM（异步传输模式）信元的输出顺序。 调度控制器包括用于向QOS等级标识符（2）提供输入单元的QOS等级的虚拟路径标识符/虚拟信道标识符（VPI / VCI）表，用于监视QOS缓冲器的缓冲器级计数器（8） 3），用于根据QOS等级标识符（2）的输入流量来区分输入单元的等级的QOS等级鉴别器（9），用于比较从QOS等级缓冲器（3）发送的状态数据的缓冲器状态比较器（10） ）和用于根据缓冲器状态数据和QOS等级数据生成调度顺序的调度顺序生成器（11）。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.021 seconds)
