-
公开(公告)号：KR1020050054151A
公开(公告)日：2005-06-10
申请号：KR1020030087485
申请日：2003-12-04
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: 라인카드와 라우팅 서버 간의 동기 스레드를 이용한 제어 메시지 처리 방법은, 리셋이나 재시작에 의해 라인카드를 초기화하는 과정; 상기 라인카드와 라우팅서버의 구성 관리 스레드를 동기 스레드로서 생성하는 과정; 상기 라우팅 서버와 협상하여 구성 정보 설정을 완료하는 과정; 상기 라인 카드에서 동기 플래그를 설정하는 과정; 상기 라인 카드 및 상기 라우팅 서버에서 나머지 다중 스레드를 생성하는 과정; 및 상기 나머지 다중 스레드 각각에 대하여, 상기 라우팅 서버와 해당 스레드의 협상 및 제어 메시지를 처리하는 과정;을 포함함을 특징으로 한다.
상술한 바와 같이 본 발명에 의하면 제어 메시지를 처리하는 다중 스레드의 서버와의 동기를 맞추기 위하여 동기 스레드를 이용함으로써 다른 스레드에서의 메시지 낭비를 줄여 대량 메시지에 의한 폭주를 막을 수 있다. 이에 따라 각각의 스레드는 서버와 라인카드간의 점-대-점 협상을 통해서 라인카드와 라우팅서버와의 협상 메커니즘을 통해 재시작이 용이한 신뢰성 있는 통신 방법을 제공한다.-
Patent Agency Ranking
公开(公告)号：KR100310297B1
公开(公告)日：2002-02-19
申请号：KR1019980049232
申请日：1998-11-17
IPC: H04L12/58
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 프로세서간 통신 메시지를 이용한 상태관리방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 비동기전달모드(ATM) 교환기 등과 같이 분산/계층 구조를 갖는 시스템에서 시스템 운용프로세서가 이중화로 운용되는 셀 다중/역다중화 장치(CMDA)의 상태를 효율적으로 관리할 수 있도록 상위 프로세서에 프로세서간통신(IPC) 메시지를 이용하여 보고하고, CMDA의 기능 장애를 신속히 감지하여 상위 프로세서에 보고하거나 자체적으로 복구함으로써, 셀 손실을 줄이기 위한 상태관리방법 및 상기 방법을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 분산/계층 구조를 갖는 시스템에 적용되는 상태관리방법에 있어서, 보드가 온되면, 장치 프로세서가 동작되어 초기화 작업을 수행한 후에 상기 보드의 정상 동작을 프로세서간 통신(IPC) 메시지를 통해 운용 프로세서로 보고하는 제 1 단계; 상기 운용 프로세서의 주기적인 상태보고 요구에 따라, 상기 장치 프로세서가 상기 보드의 상태를 검사하여 상기 프로세서간 통신(IPC) 메시지를 통해 상기 운용 프로세서로 보고하는 제 2 단계; 상기 보드의 동작시에, 상기 장치 프로세서가 상기 보드의 고장을 인터럽트로 감지하여 복구 가능한 장애를 자체 복구하고, 복구 불가능한 장애인 경우에 상기 보드를 재시동하여 고장을 복구하는 제 3 단계; 및 상기 보드의 동작시에, 상기 장치 프로세서가 상기 보드의 자체 고장 진단을 위한 타이머를 설정 및 해지하여 상기 보드의 동작을 진단하고, 상기 타이머의 시간이 경과되면 상기 보드를 재시동하여 고장을 복구하는 제 4 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 분산/계층 구조를 갖는 시스템 등에 이용됨.-
公开(公告)号：KR1020010055219A
公开(公告)日：2001-07-04
申请号：KR1019990056358
申请日：1999-12-10
IPC: H04L12/861 , H04L12/931 , H04L12/26
CPC classification number: H04L49/9047 , H04L43/062 , H04L49/50
Abstract: PURPOSE: A method for sensing and managing message buffer pull using a dual port ram is provided to instantly sense buffer full by transmitting and receiving control information between a master board and a slaver board via a DPRAM and reduce load of a processor by reporting buffer full or termination mutually. CONSTITUTION: Functions of a master board and a slaver board are initialized(S310). The master board is operated as master basic functions of sensing obstacles and managing the slaver board, transmitting a message to the slaver board, and receiving the message from the slaver board(S320-S323). The master board confirms the method for sensing buffer full in methods 1 and 2 before transmitting the message(S330). If method 1 is set up, the master board reads current transmission buffer write pointer(TXWP) in a control information area for confirming whether buffer flag of the corresponding write pointer is empty(S340). If empty, the master board stores the message in a transmission buffer indicated by the TXWP and changes the flag from empty to use(S390). The master board increases the value of the TXWP and changes the TXWP value with a transmission starting address(TXSA)(S391). If not empty, the master board generates transmission buffer full interrupt to the slaver board(S370) and waits in idle state(S371). If the master board receives buffer full termination interrupt(S380), the master board reopens message transmission. If method 2 is set up, the master board reads transmission buffer and read and write pointers and calculates the number of the empty buffers for calculating buffer full degree(S350). The master board compares the set reference value with the buffer full degree for judging buffer full(S360).
Abstract translation: 目的：提供一种使用双端口RAM来检测和管理消息缓冲区拉动的方法，通过在主板和从机板之间通过DPRAM发送和接收控制信息来立即感测缓冲区，并通过报告缓冲区来减少处理器的负载 或相互终止。 规定：初始化主板和Slave板的功能（S310）。 主板作为传感障碍物的主要基本功能，管理Slave板，向Slaver板发送消息，并从Slaver板接收消息（S320-S323）。 在发送消息之前，主板确认方法1和方法2中检测缓冲区的方法（S330）。 如果方法1被设置，则主板在控制信息区域中读取当前发送缓冲器写指针（TXWP），以确认相应写指针的缓冲器标志是否为空（S340）。 如果为空，则主板将消息存储在由TXWP指示的传输缓冲器中，并将标志从空改变为使用（S390）。 主板增加TXWP的值，并用传输起始地址（TXSA）（S391）更改TXWP值。 如果不为空，则主板向Slave板生成传输缓冲区完全中断（S370），并等待处于空闲状态（S371）。 如果主板收到缓冲区完全终止中断（S380），则主板重新打开消息传输。 如果方法2设置，主板读取发送缓冲区和读写指针，并计算用于计算缓冲区满度的空缓冲区的数量（S350）。 主板将设置的参考值与缓冲器满量程进行比较，以判断缓冲区满（S360）。
-
公开(公告)号：KR100153928B1
公开(公告)日：1998-11-16
申请号：KR1019950053193
申请日：1995-12-21
IPC: H04L12/24 , H04L12/911
Abstract: 본 발명은 ATM 교환기의 SARA 칩 응용 프로세서간 메세지 전달 및 자원관리 방법에 관한 것으로, 프리 디스크립터 리스트에서 필드의 내용을 송신 버퍼 테이블의 번호로 사용하고, 프리 디스크립터 리스트 송신 큐를 선택하고 할당 포인트의 값을 1증가시키는 제1단계; N번째 송신 버퍼 테이블에 송신할 패킷에 대한 정보를 기록하고 패킷의 크기에 따른 버퍼의 크기를 기록하고 AAL 타입5로 설정하며, 송신 버퍼 테이블에 설정된 패킷 메모리 주소에 전송할 패킷을 AAL 타입5 CPCS-PDU의 형식으로 기록하는 제2단계; N번째 패킷에 대한 스위치 라우팅을 위한 라우팅 어드레스를 라우팅 레지스트에 기록하고, 전송 준비큐에 송신 버퍼 번호 N을 기록함으로써 이 패킷의 전송 준비 완료이므로 전송을 하라고 SARA-S에게 알리는 제3단계; SARA-S가 전송을 완료 인터럽트로 프로세서에게 알리고, 인터럽트를 접수하면 N번째 송신 버퍼를 재사용을 위해 해제하며, 해제 포인트를 1증가시키는 제4단계; 를 포함하여 메세지 송신기능을 수행하고, SARA칩의 상태를 나타내는 레지스트의 값 저장, 송신 수신 셀의 갯수 저장, 송신과 수신에 관련된 각종 큐들의 읽기, 쓰기 프리 큐의 갯수를 계산하고, CRC, HEC 에러 및 DROP 된 패킷의 수와 예외 상황 발생 빈도를 저장하며, 저장된 정보를 상위 OS로 보고하고 이 정보를 화면에 출력하는 제5단계를 포함하여 상태 보고 및 출력기능을 수행하며, 메세지 조립완료 인터럽트로 프로세서에게 메세지 수신을 알리면 프로세서는 인터럽트를 접수하고, 조립 완료된 수신 버퍼의 번호를 조립 완료큐(PCQ)로부터 읽어서(N), N번째 수신 버퍼 테이블을 찾아 수신 버퍼 테이블의 상태 필드를 판독하여 이 패킷이 에러를 가진 패킷인지 판독한 제6단계; 수신 버퍼 테이블의 상태 필드의 하위 6비트의 값이 모두 0이 아닐 경우는 에러 종류를 파악하고, 에러 및 예외 상황이 발생한 패킷이라면 에러 및 예외 상황이 발생했음을 상위에 보고하는 제7단계; 수신한 패킷에 에러가 없을 경우는 이 패킷이 스몰 또는 라지 버퍼를 사요하는지 판독하여 N번째 수신 버퍼 테이블의 패킷 메모리 어드레스 필드가 가르키는 주소에서 메세지를 읽어 OS로 전송하고, 수신된 패킷을 상위로 전송한 후에는 그 패킷의 수신 버퍼와 PCQ와 프리큐를 해제하여 재사용하도록 하는 제8단계를 포함하여 메세지 수신기능을 수행하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980028132A
公开(公告)日：1998-07-15
申请号：KR1019960047124
申请日：1996-10-21
IPC: G06F15/16
Abstract: 고장 감내형을 구성하는 이중화 CPU 시스템에서 애기브측 CPU 시스템과 스탠바이측 CPU 시스템간의 메모리 맵을 일치시키는 동기 버스간의 고속 데이터 전송장치가 개시된다.
본 발명은 동기 로칼 버스에서 일어나는 여러 가지 CPU 트랜잭션 동작 가운데 쓰기(write) 동작에 한해서, 특정 영역 또는 전 메모리 영역을 감시하다가 라이팅이 일어나면 이를 데이터 저장 FIFO에 저장하였다가 백 플레인 버스를 통하여 스탠바이쪽 로칼 버스에 동일한 라이트 트랜잭션을 발생시킴으로써 액티브, 스탠바이 블록의 메모리 맵을 일치시키는 것이다.
본 발명에 의하면 별도의 소프트웨어적인 추가 액션 없이, 또한 데이터 저장을 위한 FIFO 용량의 증가 없이 하드웨어적으로 라이트 트랜잭션 트래픽을 감소시킴으로써, FIFO 넘침을 방지할 수 있다. -
-
-
-
-
Search Results
106
records
(took 0.022 seconds)
