-
公开(公告)号：KR1019950010437A
公开(公告)日：1995-04-28
申请号：KR1019930019216
申请日：1993-09-21
IPC: H04L12/28
Abstract: 본 발명은 디지털 교환기에서 소규모 가입자의 통신 서비를 위해 원격지에 가입자 정합기능을 갖는 소규모의 교환기를 설치하는 망 설계에 있어서 가격 비중이 가장 큰 선로의 비용을 최소화하되 모국에 수용된 가입자와 동일한 서비스를 제공하기 위한 전전자 교환기 원격 가입자 정합장치인 RASM(Remote Access Subscriber Module)에 관한 것으로 자국과 모국 사이의 링크를 T1, 또는 El 전송로를 통하여 제공하는 원격 교환 장치 및 프레임 구조에 관한 것으로, 원격 교환기와 모국교환기 사이의 거리 제한 없이 안정된 통신을 수행할 수 있고, 특히, 모국 교환기와의 링크에 장애가 발생했을 때에도 원격 교환장치 수용 가입자에게 우회경로 및 중계선을 통한 서비스의 제공이 가능하며, 통신 사업자 측면에서는 원격 교환장치에 설치된 로컬 메모리를 통해 모 자국 간 경로 장애시에도 모든 서비스를 제공하고 그에 따른 과금이 가능한 효과가 있다.
-
公开(公告)号：KR1019950001942B1
公开(公告)日：1995-03-07
申请号：KR1019910026070
申请日：1991-12-30
IPC: G06F11/00
Abstract: In the electronic telephone exchange TDX-10 using duplicate processors, when active processor is faulty, standy processor operates promptly as holding process state. In TDX-10 including a main processing and memory management assembly (MPMA), a processor communication control assembly (PCCA), a duplication control channel assembly (DCCA), and duplicate processors, the fault recovery method comprises the steps of DCCA detecting the fault of MPMA; initializing each board and DCCA interrupt-related chip; standy processor rebooting running process; broadcasting re-execution of the running process into other processes.
Abstract translation: 在使用重复处理器的电子电话交换机TDX-10中，当主处理器出现故障时，待机处理器作为保持进程状态迅速运行。 在包括主处理和存储器管理组件（MPMA），处理器通信控制组件（PCCA），复制控制信道组件（DCCA）和重复处理器的TDX-10中，故障恢复方法包括以下步骤：DCCA检测故障 的MPMA; 初始化每个板和DCCA中断相关的芯片; 独立处理器重启运行过程; 将正在运行的进程重新执行到其他进程。
-
-
公开(公告)号：KR1019940017589A
公开(公告)日：1994-07-27
申请号：KR1019920026126
申请日：1992-12-29
IPC: H04M3/22
Abstract: 본 발명은 교환기의 프로세서간 통신망에서 노드의 경보 발생 노드 확인 방법에 관한 것이다.
본 발명에서는 분산 제어구조를 가지는 대용량 전전자 교환기의 프로세서간 통신망 장애처리 및 유지보수 기능을 실현시 분산된 프로세서간 통신 유니트(IPCU)에 수용되어 있는 다수(32개) 노드들에 대한 각 경보신호(N-Alarm)를 취합하여 하나의 하드웨어 경보 신호(NFFN-Alrm)로 통합하여 노드 전체에 대한 경보 상태를 시스팀의 경보 수집 블럭으로 알려주고, 또한 통신망 초기화시에 각 노드들에 대해서 만들어 놓은 고유의 경보 주소를 사용하여 유니트가 정상 운용시에 발생하는 노드들의 경보에 대해서 경보를 발생시킨 장애노드를 확인 및 관련 정보를 추출하여 시스팀의 유지보수관리 프로세서로 해당 노드의 이상 상태를 알려주는 것을 목적으로 한다.-
公开(公告)号：KR1019940017588A
公开(公告)日：1994-07-27
申请号：KR1019920026125
申请日：1992-12-29
IPC: H04M3/22
Abstract: 본 발명은 프로세서간 통신망에서 노드의 경보 주소 생성방법 및 경보 주소 생성시스템에 관한 것이다.
본 발명은 분산제어 구조를 가지는 대용량 전전자 교환 시스팀에서 프로세서간 통신망을 구성하는 기본 단위인 프로세서간 통신 유니트(Inter-Processor Unit)의 초기와 단계에서 수행되는 것으로, IPCU(프로세서간 통신유니트)의 구성요소인 노드들의 경보 상태 확인시 필요한 각 노드에 대한 고유의 경보주소를 각 노드마다 별도의 하드웨어 경보주소를 두지 않고, IPCU내의 각 노드들에 대해서 하나의 경보 신호만 사용하여 각 노드의 경보주소를 생성한다.-
Patent Agency Ranking
公开(公告)号：KR1019940006751B1
公开(公告)日：1994-07-27
申请号：KR1019910026067
申请日：1991-12-30
IPC: H04Q11/06
Abstract: The T-S-T switch network testing method includes the steps of: testing a T-S-T talking path whether it is normal or abnormal; if it is abnormal, transmitting a test pattern to the talking path, comparing the test pattern received through the talking path and reporting a test result to a maintenance processor, thereby accurately monitoring switch network trouble.
Abstract translation: T-S-T交换机网络测试方法包括以下步骤：测试T-S-T通话路径是否正常或异常; 如果不正常，将测试模式发送到通话路径，比较通过通话路径接收的测试模式，并将测试结果报告给维护处理器，从而准确监控交换机网络故障。
-
公开(公告)号：KR1019940017397A
公开(公告)日：1994-07-26
申请号：KR1019920026109
申请日：1992-12-29
IPC: H04L7/00
Abstract: 본 발명은 필릅플롭과 카운터를 이용하여 디지탈 회로팩 내부의 클럭이나 데이터 전송에 사용되어지는 송신 또는 수신 클럭의 정확한 감시를 통하여 클럭의 에러를 신속하게 감지하여 에러를 처리하므로서 장애 발생에 대한 파급 효과를 극소화 하는데 그 목적이 있다.
감시하고자 하는 클럭의 감시클럭 수신부, 카운터 리셋 발생기, 리셋 신호 수신기, 기준 클럭 수신기, 감시 카운터회로, NAND 논리수단, 출력유지 회로로 구성되어 클럭을 감시한다.
디지탈 전송장치나 통신 시스템에 사용되어지는 클럭의 에러유무를 사용자의 에러 카운터의 정의에 따라 에러 감지의 속도를 조정 가능하며, 수신부에서의 정확한 에러 감지가 신속하게 이루어져 클럭 장애에 대한 파급 효과를 극소화 하는데 효과가 있다.-
公开(公告)号：KR1019940017323A
公开(公告)日：1994-07-26
申请号：KR1019920026130
申请日：1992-12-29
IPC: H04B7/14
Abstract: 본 발명은 기지국과 이동교환기 사이에 전송되는 데이타의 속도가 가변일때 전송로를 경제적으로 운송하고 핸드 오버(hando-ver)를 처리하는 기능을 이동교환기로 부터 분리시켜 이동교환기의 부하를 줄이는 기지국 제어장치에 관한 것이다.
본 발명은, 1차군 속도변환 및 DS-1 정합 장치(12), 프레임 릴레이(13), 소스코드 변환장치 및 선택장치(14), 타임 스위칭장치(15), 디지틀 중계선 정합장치(16), 망동기 장치(17), 클럭 분배 장치(18), 고속 IPC 처리장치(19), 제어프로세서(20), 공통선 신호처리장치(22)등으로 구성되어 기지국과 ISDN 1차군 속도정합인 23B+D/30B+D로 연결되어 기지국 선택 및 소스코드를 PCM데이타로 변환 및 역변환하여 이동교환기와 공통선 신호방식 No.7으로 연결되어 호를 처리하는 것을 특징으로 한다.-
公开(公告)号：KR1019930007472B1
公开(公告)日：1993-08-11
申请号：KR1019900022891
申请日：1990-12-31
IPC: H04M3/22
Abstract: The invention maximizes the transfer speed and controls transmission and reception path. This device comprises a FIFO (Fistt in first out) memory selective signal generator (12), FIFO memory recording signal generator (13), transmission data counter (14) for informing I/O matching device of transmission completion, a DMA (direct memory access) processing request signal generator and a controller for I/O bus matching device.
Abstract translation: 本发明使传输速度最大化并控制发送和接收路径。 该装置包括FIFO（先进先出）存储选择信号发生器（12），FIFO存储器记录信号发生器（13），用于通知传输完成的I / O匹配装置的传输数据计数器（14），DMA（直接存储器 访问）处理请求信号发生器和用于I / O总线匹配设备的控制器。
-
公开(公告)号：KR1019930007471B1
公开(公告)日：1993-08-11
申请号：KR1019900022889
申请日：1990-12-31
IPC: H04M3/22
Abstract: The unit implements high speed bidirectional data channel in the duplicated processor system to diagnose and maintain a consistency upon the each other side processor. The C-channel comprises: a FIFO unit (4) to store data to transfer; a ID-register (5) to generate other side processor's interrupt call signal; an output buffer (2) to place the exchange data on the channel; an input buffer (3) to input data from channel; a feedback buffer (1) to feedback output data into the FIFO unit (4) and ID-register (5). Above structure is also implemented in the other side in like manner and, to realize bidirectional data channel, one side's output data lines are connected to the other side's input.
Abstract translation: 该单元在复制处理器系统中实现高速双向数据信道，以诊断和保持彼此侧处理器的一致性。 C信道包括：FIFO单元（4），用于存储要传送的数据; 一个ID寄存器（5）产生其他侧边处理器的中断呼叫信号; 输出缓冲器（2），用于将交换数据放置在信道上; 用于从信道输入数据的输入缓冲器（3） 反馈缓冲器（1），用于将输出数据反馈到FIFO单元（4）和ID寄存器（5）中。 上述结构也以同样的方式实现在另一侧，为了实现双向数据通道，一侧的输出数据线连接到另一侧的输入。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.022 seconds)
