公开(公告)号：KR1020010010391A

公开(公告)日：2001-02-05

申请号：KR1019990029262

申请日：1999-07-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이범철 ,  최은창 ,  박권철 ,  정태식 ,  최우영

IPC: H02M3/07

Abstract: PURPOSE: A charging pump operated in high speed is provided to solve a contradictory problem of operation velocity and leakage current generated from a charging pump circuit by installing an anti-leakage circuit and a feedback circuit. CONSTITUTION: Simple structured anti-leakage circuits(232,233) are installed between a high charging pump circuit(200) and a differential loop filter(220). A leakage current take place in a differential mode due to current variations of a current driving source as output voltage variations of the differential loop filter(220) varies. A feedback circuit is installed to prevent the leakage current. The differential loop filter(220) and the charging pump circuit are connected during charging or pumping, and separated during hold. So, the leakage current does not take place even if operated in high speed. The charging and pumping of the differential loop filter(220) are controlled by up/down signals. The differential leakage current can be completely interrupted in the hold mode.

Abstract translation: 目的：提供高速运行的充电泵，通过安装防漏电路和反馈电路来解决从充电泵电路产生的运行速度和漏电流的矛盾问题。 构成：在高充电泵电路（200）和差动环路滤波器（220）之间安装简单的结构化防漏电路（232,233）。 由于差动环路滤波器（220）的输出电压变化变化，由于电流驱动源的电流变化，在差分模式中发生漏电流。 安装反馈电路以防止漏电流。 差分环路滤波器（220）和充电泵电路在充电或泵送期间连接，并在保持期间分离。 因此，即使高速运行，也不会发生漏电流。 差分环路滤波器（220）的充电和泵浦由上/下信号控制。 在保持模式下，差分漏电流可以完全中断。

公开(公告)号：KR100241343B1

公开(公告)日：2000-02-01

申请号：KR1019970054293

申请日：1997-10-22

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 김봉수 ,  이범철 ,  주범순

IPC: H04L29/00

Abstract: 본 발명은 동일 레벨 처리불가 시간등록에 의한 인터럽트 실행순서 제어방법에 관한 것으로서, 주기적으로 발생하는 고실시간성 인터럽트 발생시각의 일정 시간전에 다른 동일 레벨의 인터럽트가 발생하면 이의처리를 연기하기 위해 동일레벨 인터럽트의 처리 제한시간을 나타내는 동일레벨인터럽트 처리불가 시간, 상기 특정 인터럽트가 동일레벨인터럽트 처리불가 시간등록/해제를 요구하였을 때 이의 등록/해제요구를 처리하고 인터럽트 발생시 동일레벨의 인터럽트인가를 구별하기 위한 인터럽트 서비스루틴 스터브, 동일레벨 인터럽트 처리불가 시간이 등록된 상태에서 이 제한시간 이내에 다른 동일레벨 인터럽트가 발생하면 인터럽트서비스 루틴 스터브에 의하여 곧이어 발생할 고실시간성 인터럽트의 처리후에 이 인터럽트를 처리하기 위한 작업을 저장하기 위한 인터럽트 작업 큐, 고실시간성 인터럽트 처리루틴의 등록/해제시 인터럽트번호와 동일 레벨인터럽트 처리불가시간정보를 추출하여 등록/해제를 요구하기 위한 인터럽트 서비스 루틴등록/해제프리미티브로 구성된 동일레벨을 갖는 인터럽트 실행순서를 실행함으로써, 동일레벨인터럽트들에서도 실행순서를 부여할 수 있으며, 동일레벨의 다른 인터럽트들 보다 실행의 고실시간성을 부여할수 있고, 발생한 인터럽트에 대하여 선처리할 수 있는 과정을 추가할 수 있으며, 수행의 가장 우선권을 갖는 새로운 인터럽트 작업큐를 생성하는 효과가 있다.

公开(公告)号：KR1019990048445A

公开(公告)日：1999-07-05

申请号：KR1019970067119

申请日：1997-12-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김진영 ,  박권철 ,  이범철

IPC: H03M9/00

Abstract: 본 발명은 고속 병렬-직렬 변환장치(High Speed Parallel to Serial Converter)에 관한 것으로, 이와같은 본 발명은 병렬 데이터의 각 바이트 시간 간격(Byte Period)마다 비트 클럭에 동기 되고 단위 비트 시간 폭을 갖는 신호를 생성하여 병렬 데이터의 직렬 변환 시점을 표시하는 병렬 로드 신호를 생성하고, 이 생성된 병렬 로드 신호의 타이밍을 검사하여 생성된 병렬 로드 신호가 정확한 병렬-직렬 변환을 위하여 바이트 시간을 기준으로 안정된 구간 내에서 생성 되었으면 이를 이용하여 병렬 데이터를 직렬 데이터로 변환하고 구간을 벗어 났을 때는 바이트 시간을 기준으로 안정된 구간에서 생성된 새로운 병렬 로드 신호를 이용하여 병렬 데이터를 직렬 데이터로 변환 함으로써 고속에서도 정확한 직렬 데이터를 발생할 수 있는 효과가 있다.
아울러, 본 발명은 바이트 클럭 지터의 크기가 비트 클럭의 단위 시간(Bit Clock Priod)보다 큰 경우에도 안정되게 동작하며 바이트 클럭과 비트 클럭의 주파수 차이가 클수록 안정되게 동작 하며 바이트 클럭과 비트 클럭의 위상을 독립적으로 할 수 있는 장점을 가진다.

公开(公告)号：KR1019990047352A

公开(公告)日：1999-07-05

申请号：KR1019970065713

申请日：1997-12-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희영 ,  박권철 ,  나지하 ,  이범철

IPC: H03L7/00

Abstract: 본 발명은 정렬지터(alignment jitter)가 존재하는 고속의 2진 데이터 비트를 안정적으로 리타이밍하기 위한 최적의 합성 클럭을 만들기 위해 입력 데이터 비트의 중앙에서 천이를 갖는 클럭 펄스를 선택하도록 하여 데이터를 리타이밍하는 장치이다. 이와같은 본 발명은 첫째, 본 발명은 m 개의 다중 위상 비교기 및 클럭 위상 선택기로부터 출력되는 활성화된 클럭 펄스 선택 신호를 1개로 제한함으로써, 합성되는 클럭의 지터(jitter)를 최소로 줄이고 합성 클럭의 최소 펄스폭을 보장할 수 있으므로, 데이터 복구시 비트 에러율(Bit error rate)을 줄일 수 있다. 둘째, 입력 데이터 비트의 중앙에서 천이가 발생되는 클럭 펄스를 선택하기 위해 데이터의 상승 천이 또는 하강 천이를 검출함으로써, 무작위 비트열을 갖는 데이터의 천이를 검출하여 데이터를 리타이밍하는 합성 클럭을 생성하기 위해 데이터의 단방향 천이만 검출하는 것보다 리타이밍 클럭 펄스가 데이터의 눈모양(eye pattern) 중앙에 바르게 접근한다. 세째, 외부 입력 데이터와 리타이밍 클럭 펄스 사이에 존재하는 지터에 의해 발생할 수 있는 준안정(metastability)을 줄이도록 입력 데이터의 천이를 사용하는 리졸빙(Resolving) 회로를 두어 클럭 펄스 선택 신호를 만드는데 준안정(metastability)으로 인한 고장 확률을 줄여 입력 데이터를 안정적으로 리타이밍하게 하였다.

公开(公告)号：KR1019990033051A

公开(公告)日：1999-05-15

申请号：KR1019970054293

申请日：1997-10-22

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 김봉수 ,  이범철 ,  주범순

IPC: H04L29/00

Abstract: 본 발명은 동일 레벨 처리불가 시간등록에 의한 인터럽트 실행순서 제어방법에 관한 것으로서, 주기적으로 발생하는 고실시간성 인터럽트 발생시각의 일정 시간전에 다른 동일 레벨의 인터럽트가 발생하면 이의처리를 연기하기 위해 동일레벨 인터럽트의 처리 제한시간을 나타내는 동일레벨인터럽트 처리불가 시간, 상기 특정 인터럽트가 동일레벨인터럽트 처리불가 시간등록/해제를 요구하였을 때 이의 등록/해제요구를 처리하고 인터럽트 발생시 동일레벨의 인터럽트인가를 구별하기 위한 인터럽트 서비스루틴 스터브, 동일레벨 인터럽트 처리불가 시간이 등록된 상태에서 이 제한시간 이내에 다른 동일레벨 인터럽트가 발생하면 인터럽트서비스 루틴 스터브에 의하여 곧이어 발생할 고실시간성 인터럽트의 처리후에 이 인터럽트를 처리하기 위한 작업을 저장하기 위한 인터럽트 작업 큐, 고실시간성 인터럽트 처리루틴의 등록/해제시 인터럽트번호와 동일 레벨인터럽트 처리불가시간정보를 추출하여 등록/해제를 요구하기 위한 인터럽트 서비스 루틴등록/해제프리미티브로 구성된 동일레벨을 갖는 인터럽트 실행순서를 실행함으로써, 동일레벨인터럽트들에서도 실행순서를 부여할 수 있으며, 동일레벨의 다른 인터럽트들 보다 실행의 고실시간성을 부여할수 있고, 발생한 인터럽트에 대하여 선처리할 수 있는 과정을 추가할 수 있으며, 수행의 가장 우선권을 갖는 새로운 인터럽트 작업큐를 생성하는 효과가 있다.

公开(公告)号：KR100136521B1

公开(公告)日：1999-05-15

申请号：KR1019940033163

申请日：1994-12-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 주범순 ,  이창문 ,  이범철

IPC: G06F1/04

Abstract: 본 발명은 클럭망을 이중화 동기시켜 구성한 시스템의 클럭수신부에 위치하는 이중화 클럭 선택장치에 관한 것으로서, 클럭망을 효율적이고 안정적으로 운용할 수 있게 하며 최적의 방식에 의해 클럭을 선택하여 사용하는 이중화 클럭선택장치를 제공하기 위하여, 클럭과 클럭에 대한 상태정보를 수신하는 클럭 수신 수단(1); 클럭의 상태를 감시하고 그 상태정보를 출력하는 입력 클럭 감시 수단(2); 클럭선택용 정보를 수신하는 클럭 선택 정보 수신 수단(3); 클럭의 상태정보와 입력클럭의 상태정보를 입력받고 클럭선택용 정보를 입력받아 클럭 선택 신호를 발생하는 클럭 선택 신호 발생 수단(4); 클럭을 입력받고 클럭선택신호를 입력받아 클럭선택신호에 의해 일 클럭을 선택한 후 출력하는 클럭 선택 수단(5); 클럭의 상태를 감시하고 그 상태정보를 출력하는 출력 클럭 감시 수단(6); 선택된 클럭과 그 상태정보를 수신하여 외부로 공급하는 클럭 송신 수단(7); 및 입력클럭의 상태정보와 클럭선택신호 및 출력클럭의 상태정보등을 취합하여 상기 외부로 전송하는 선택 신호 및 상태 정보 송신 수단(8)을 구비하여 클럭망을 안정적이고 효율적으로 운용할 수 있고 클럭망의 신뢰성을 높고 반도체 집적화가 가능하여 면적을 최소화할 수 있다.

公开(公告)号：KR100153912B1

公开(公告)日：1998-12-15

申请号：KR1019950050093

申请日：1995-12-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 주범순 ,  이창문 ,  이범철

IPC: H03K3/353

Abstract: 본 발명은 D플립플롭의 데이타 이동성을 이용한 디지틀 클럭 감시회로에 관한 것으로, 클럭펄스와 감시용 기준클럭펄스를 입력하고 내장된 D플립플롭의 데이타 이동성을 이용하여 클럭펄스가 상승천이한 후 하강천이하는 구간에서 클럭펄스와 감시용 기준클럭펄스간의 주파수 성분을 비교하여 출력하는 상승구간 주파수 검출수단; 상기 클럭펄스와 감시용 기준클럭펄스를 입력하고 내장된 D플립플롭의 데이타 이동성을 이용하여 클럭펄스가 하강천이한 후 상승천이하는 구간에서 클럭펄스와 감시용 기준클럭펄스간의 주파수 성분을 비교하여 출력하는 하강구간 주파수 검출수단; 상기 상승구간 주파수 검출수단의 출력과 상기 하강구간 주파수 검출수단의 출력에 연결되어 클럭펄스의 전 구간에 걸친 이상유무를 검출하는 클럭펄스 이상유무 검출수단을 구비하는 것을 특징으로 한다.

公开(公告)号：KR1019970009756B1

公开(公告)日：1997-06-18

申请号：KR1019940036126

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희영 ,  이범철 ,  박권철

IPC: G06F11/00

CPC classification number: H04L1/0061 ,  G06F11/10 ,  H04L1/0041 ,  H04L7/048 ,  H04L25/03866 ,  H04L2012/5673 ,  H04Q11/0478

Abstract: The cyclic line encoding device for error correction and frame recovery comprises: a transmitter comprised of a modified CRC(cyclic redundancy checker) generator(21) for generating a predetermined redundancy bit per block, a variable period sampled scrambler(22) for generating a period sample and a scrambling signal to partially scramble the redundancy bit, a timing controller(23) for outputting a timing signal to multiplex user information of a cell and the redundancy bit, and a multiplexer(24); and a receiver comprised of a modified CRC detector(25) for outputting a sample bit or a synchronizing error signal, a variable period sampled descrambler(27) for generating descrambled bit to output the bit to the modified CRC detector(25), a timing recovery means(26) for generating a timing signal and the descrambled bit synchronous to the transmitter, and a demultiplexer(28) for demultiplexing the cell data by using the timing signal.

Abstract translation: 用于纠错和帧恢复的循环线路编码装置包括：发射机，包括用于产生每个块的预定冗余比特的经修改的CRC（循环冗余校验器）发生器（21）;可变周期采样扰频器（22），用于产生周期 采样和加扰信号以部分地扰乱冗余位;定时控制器（23），用于输出定时信号以复用小区的用户信息和冗余位;以及多路复用器（24）; 以及包括用于输出采样位或同步误差信号的修正CRC检测器（25）的接收机，用于产生解扰比特以将该比特输出到修改的CRC检测器（25）的可变周期采样解扰器（27），定时 用于产生与所述发射机同步的定时信号和所述解扰比特的恢复装置（26），以及用于通过使用所述定时信号解复用所述小区数据的解复用器（28）。

公开(公告)号：KR1019960024952A

公开(公告)日：1996-07-20

申请号：KR1019940036126

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희영 ,  이범철 ,  박권철

IPC: G06F11/00

Abstract: 본 발명은 에러 정정 및 프레임 복구용 수정된(modified) 순환(cyclic) 선로(line) 부호화 장치에 관한 것으로, 적은 k비트의 잉여(redundancy) 비트를 사용하여 n비트의 수정된 순환 부호 단어(code-word)를 생성하여 k비트의 순환잉여확인(CRC) 비트 중 일부를 주기적인 스크램블 비트를 이용하여 부분적으로 스크램블링하는 에러 정정 및 프레임 복구용 순환 선로 부호화 장치를 제공하기 위하여, 소정의 잉여 비트를 생성하는 수정된 CRC 생성 수단(21); 상기 잉여 비트를 스크램블링 하는 가변 주기적 표본 스크램블링 수단(22); 타이밍 신호를 출력하는 타이밍 제어 수단(23); 및 타이밍 신호를 이용하여 다중화하는 다중화 수단(24)을 구비하는 순환 선로 부호화 장치의 송신부와, 블럭의 동기검출 결과와 샘플 비트를 출력하고, 동기에 에러 신호를 출력하는 수정된 CRC 검출 수단(25); 디스크램블링 비트를 생성하는 가변 주기 표본 디스크램링 수단(27); 타이밍 신호를 발생하는 타이밍 복구 수단(26); 및 셀 데이터를 역 다중화 시키는 역 다중화 수단(28)을 구비하는 순환 선로 부호화 장치의 수신부를 포함하여 여러가지 크기의 셀을 이용할 수 있고 셀의 사용자 정보를 안정되게 수신할 수 있고 비트 타이밍 검출이 용이한 효과가 있다.

公开(公告)号：KR1019960024797A

公开(公告)日：1996-07-20

申请号：KR1019940033163

申请日：1994-12-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 주범순 ,  이창문 ,  이범철

IPC: G06F1/04

Abstract: 본 발명은 클럭망을 이중화 동기시켜 구성한 시스템의 클럭수신부에 위하는 이중화 클럭 선택장치에 관한 것으로서, 클럭망을 효율적이고 안정적으로 운용할 수 있게 하며 최적의 방식에 의해 클럭을 선택하여 사용하는 이중화 클럭선택 장치를 제공하기 위하여, 클럭과 클럭에 대한 상태정보를 수신하는 클럭 수신 수단(1); 클럭의 상태를 감시하고 그 상태정보를 출력하는 입력 클럭 감시 수단(2);클럭선택용 정보를 수신하는 클럭선택 정보 수신 수단(3); 클럭의 상태정보와 입력 클럭의 상태 정보를 입력받고 클럭선택용 정보를 입력받아 클럭 선택 신호를 발생하는 클럭 선택 신호 발생 수단(4); 클럭을 입력받고 클럭선택신호를 입력받아 클럭선택신호에 의해 일 클럭을 선택한 후 출력하는 클럭 선택 수단(5); 클럭의 상태를 감시하고 그 상태 정보를 출력하는 출력 클럭 감시 수단(6); 선택된 클럭과 그 상태정보를 수신하여 외부로 공급하는 클럭 송신 수단(7); 및 입력 클럭의 상태정보와 클럭선택신호 및 출력클럭의 상태정보등을 취합하여 상기 외부로 전송하는 선택 신호 및 상태 정보 송신 수단(8)을 구비하여 클럭망을 안정적이고 효율적으로 운용할 수 있고 클럭망의 신뢰성을 높고 반도체 집적화가 가능하여 면적을 최소화 할 수 있다.