公开(公告)号：JP5507830B2

公开(公告)日：2014-05-28

申请号：JP2008282813

申请日：2008-11-04

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 弘道 山田 ,  光太郎 島村 ,  今朝己 萩原 ,  賢一 清重 ,  雄一 石黒

IPC: G06F11/18

CPC classification number: G06F11/1608 ,  G06F11/004 ,  G06F11/1641 ,  G06F11/1687 ,  G06F2201/83 ,  G06F2201/845

公开(公告)号：JP2010534888A

公开(公告)日：2010-11-11

申请号：JP2010518384

申请日：2008-07-24

Applicant: ジーイー・アビエイション・システムズ・エルエルシー

Inventor： サイクス，グレゴリー・アール ,  スカット，ティモシー・ディー ,  プルイエット，ジェイ・アール

IPC: G06F11/18

CPC classification number: G06F11/1687 ,  G06F1/14 ,  G06F11/1683 ,  G06F2201/845

Abstract: A high-integrity, N-lane computer processing module (Module), N being an integer greater than or equal to two. The Module comprises one Hosted Application Element and I/O Element per processing lane, a Time Management unit (TM) configured to determine an equivalent time value for a request made by software running on each of the N processing lanes, irrespective as to when the request is actually received and acted on by each of the N processing lanes, and a Critical Regions Management unit (CRM) configured to enable critical regions within the respective lane to be identified and synchronized across all of the N processing lanes.

公开(公告)号：JP4474378B2

公开(公告)日：2010-06-02

申请号：JP2006115314

申请日：2006-04-19

Applicant: ヒューレット−パッカード デベロップメント カンパニー エル.ピー.

Inventor： アンドリュー・エイチ・バール ,  ケン・ジー・ポマランスキー

IPC: G06F11/18

CPC classification number: G06F9/5044 ,  G06F9/5055 ,  G06F9/5066 ,  G06F11/1641 ,  G06F11/3409 ,  G06F11/3466 ,  G06F2201/845 ,  G06F2209/5012

公开(公告)号：JP2008518304A

公开(公告)日：2008-05-29

申请号：JP2007537296

申请日：2005-10-25

Applicant: ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング

Inventor： ヴァイベルレ、ラインハルト ,  グメーリッヒ、ライナー ,  コラーニ、ヨルク ,  ベール、エーベルハルト ,  ミュラー、ベルント

IPC: G06F11/18 ,  G06F11/20

CPC classification number: G06F11/183 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F11/1641 ,  G06F11/1695 ,  G06F11/187 ,  G06F2201/845

Abstract: 少なくとも３つの処理ユニットと、比較モードである第1の動作モードとパフォーマンスモードである第２の動作モードとの少なくとも２つの動作モード間で動作モードを切り替え可能な切替手段と、比較手段と、を備えた計算システムのモード切替およびデータ比較方法及び装置であって、比較モード時に、少なくとも３つの処理ユニットのうち２つの処理ユニットの評価を採用する投票動作が行われ、さらに、前記投票動作は制御手段により調整されることを特徴とする。

公开(公告)号：JP2008518302A

公开(公告)日：2008-05-29

申请号：JP2007537294

申请日：2005-10-25

Applicant: ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング

Inventor： アンゲルバウアー，ラルフ ,  ヴァイベルレ，ラインハルト ,  グメーリッヒ，ライナー ,  グレビッツ，カルステン ,  コトゥケ，トーマス ,  コラーニ，ヨルク ,  ハルター，ヴェルナー ,  ハルトヴィッヒ，フローリアン ,  プファイファー，ヴォルフガング ,  ベール，エーベルハルト ,  ミュラー，ベルント

IPC: G06F11/18

CPC classification number: G06F11/1641 ,  G06F9/30181 ,  G06F9/30189 ,  G06F9/3851 ,  G06F2201/845

Abstract: 少なくとも２つの処理ユニットを有する計算機システムにおいて、比較モードである第１の動作モードと、パフォーマンスモードである第２の動作モードとを含む少なくとも２つの動作モードの間で動作モードを切替える計算機システムの動作モード切替方法において、切替えは、計算機システムの外部で発生される少なくとも１つの信号により行われることを、特徴としている。
【選択図】図１

公开(公告)号：JP3871732B2

公开(公告)日：2007-01-24

申请号：JP14527096

申请日：1996-06-07

Applicant: ヒューレット・パッカード・カンパニーHewlett−Packard Company

Inventor： エドワード ベイカー ウィリアム ,  ジョエル ワトソン ウィリアム ,  パターソン バントン ウィリアム ,  シー クラウス ジョン ,  ジー ロウ スティーヴン ,  ジェイ ガーシア ディヴィッド ,  ポール ソーニア ディヴィッド ,  エル ホワイトサイド パトリシア ,  ダブリュー カッツ ジュニア リチャード ,  エリン ザルザーラ リンダ ,  ダブリュー ホースト ロバート

IPC: G06F11/18 ,  G06F9/52 ,  G06F11/00 ,  G06F11/10 ,  H04L1/24 ,  H04L9/14

CPC classification number: G06F11/165 ,  G06F11/10 ,  G06F11/1482 ,  G06F11/1625 ,  G06F11/1645 ,  G06F11/1658 ,  G06F11/1675 ,  G06F11/1683 ,  G06F11/2007 ,  G06F11/202 ,  G06F11/2097 ,  G06F2201/845 ,  H04L1/24 ,  H04L9/12 ,  H04L2209/34 ,  H04L2209/56

Abstract: A multiprocessor system includes a number of sub-processor systems, each substantially identically constructed, and each comprising a central processing unit (CPU), and at least one I/O device, interconnected by routing apparatus that also interconnects the sub-processor systems. A CPU of any one of the sub-processor systems may communicate, through the routing elements, with any I/O device of the system, or with any CPU of the system. Communications between I/O devices and CPUs is by packetized messages. Interrupts from I/O devices are communicated from the I/O devices to the CPUs (or from one CPU to another CPU) as message packets. CPUs and I/O devices may write to, or read from, memory of a CPU of the system. Memory protection is provided by an access validation method maintained by each CPU in which CPUs and/or I/O devices are provided with a validation to read/write memory of that CPU, without which memory access is denied.

公开(公告)号：TW201432436A

公开(公告)日：2014-08-16

申请号：TW102142411

申请日：2013-11-21

Applicant: 惠普研發公司 ,  HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： 卡德里 恰吉M ,  KADRI, RACHID M.

IPC: G06F11/08 ,  G06F9/28

CPC classification number: G06F11/2033 ,  G06F11/1064 ,  G06F11/2038 ,  G06F11/2043 ,  G06F11/2097 ,  G06F2201/845

Abstract: 實例揭示一多核電路，具有一主要核心聯結快取記憶體之一主要部分以及一次級核心聯結快取記憶體之一次級部分。快取記憶體之次級部分係快取記憶體之主要部分的備份。此外，多核電路之實例提供一控制電路，其因應在主要核心處偵測到之錯誤而致能次級核心之運作，其中快取記憶體之次級部分被次級核心致能以恢復主要核心之運作。

Abstract in simplified Chinese: 实例揭示一多核电路，具有一主要内核联结高速缓存之一主要部分以及一次级内核联结高速缓存之一次级部分。高速缓存之次级部分系高速缓存之主要部分的备份。此外，多核电路之实例提供一控制电路，其因应在主要内核处侦测到之错误而致能次级内核之运作，其中高速缓存之次级部分被次级内核致能以恢复主要内核之运作。

公开(公告)号：TWI352901B

公开(公告)日：2011-11-21

申请号：TW095128234

申请日：2006-08-02

Applicant: 桑迪士克股份有限公司

Inventor： 艾倫W 莘克萊兒

IPC: G06F

CPC classification number: G06F3/0619 ,  G06F3/0607 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0643 ,  G06F3/0679 ,  G06F3/0685 ,  G06F12/0246 ,  G06F12/0866 ,  G06F12/0868 ,  G06F2201/845 ,  G06F2212/2022 ,  G06F2212/205 ,  G06F2212/7201

Abstract: 本發明揭示一種供於一主機系統與一資料儲存系統間傳輸資料的系統與方法。該系統包括一介面，其運用一以檔案為主之協定，以於該資料儲存系統與該主機系統間傳輸資料，其中該資料儲存系統包括一第一大量儲存裝置與一第二大量儲存裝置；其中該第一大量儲存裝置係一固態非揮發性記憶體裝置，而該第二大量儲存裝置係一非固態記憶體裝置。該第一大量儲存裝置係一快閃記憶體裝置，其作為一主要儲存裝置，並會以檔案為主一件件地將資料儲存起來。該第二大量儲存裝置係一磁碟驅動器，其作為次要儲存裝置，並會儲存經由一邏輯介面而接收的資料。

Abstract in simplified Chinese: 本发明揭示一种供于一主机系统与一数据存储系统间传输数据的系统与方法。该系统包括一界面，其运用一以文档为主之协定，以于该数据存储系统与该主机系统间传输数据，其中该数据存储系统包括一第一大量存储设备与一第二大量存储设备；其中该第一大量存储设备系一固态非挥发性内存设备，而该第二大量存储设备系一非固态内存设备。该第一大量存储设备系一闪存设备，其作为一主要存储设备，并会以文档为主一件件地将数据存储起来。该第二大量存储设备系一磁盘驱动器，其作为次要存储设备，并会存储经由一逻辑界面而接收的数据。

公开(公告)号：TWI510912B

公开(公告)日：2015-12-01

申请号：TW102142411

申请日：2013-11-21

Applicant: 惠普研發公司 ,  HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.

Inventor： 卡德里 恰吉M ,  KADRI, RACHID M.

IPC: G06F11/08 ,  G06F9/28

CPC classification number: G06F11/2033 ,  G06F11/1064 ,  G06F11/2038 ,  G06F11/2043 ,  G06F11/2097 ,  G06F2201/845

公开(公告)号：TW200732907A

公开(公告)日：2007-09-01

申请号：TW095128806

申请日：2006-08-07

Applicant: 羅伯特博斯奇股份有限公司 ROBERT BOSCH GMBH

Inventor： 萊恩哈德 懷柏勒 WEIBERLE, REINHARD ,  貝恩德 穆勒 MUELLER, BERND ,  埃本哈德 布爾 BOEHL, EBERHARD ,  約爾克 寇拉尼 COLLANI, YORCK ,  萊納 葛梅利西 GMEHLICH, RAINER

IPC: G06F

CPC classification number: G06F11/006 ,  G06F11/1629 ,  G06F2201/845

Abstract: 一種用於控制一電腦系統的方法與裝置,具有二個相同的或同種類的功能單於,其中依可預設的條件而定將功能單元活化及/或去活化。

Abstract in simplified Chinese: 一种用于控制一电脑系统的方法与设备,具有二个相同的或同种类的功能单于,其中依可默认的条件而定将功能单元活化及/或去活化。