Abstract:
Provided are a method and an apparatus for synchronizing a 3D motion-picture. A method for synchronizing a 3D motion-picture includes a step of determining an edge in at least one frame of a color moving picture and at least one frame of a depth map moving picture related to the color moving picture and a step of synchronizing the color moving picture and the depth map moving picture based on a detected edge.
Abstract:
PURPOSE: A message schedule algorithmic method of the SHA(Secure Hash Algorithm) algorithm base, and the message compression algorithmic method and encryption devices for implementing the same reduces the circuit size and power consumption of the message compression part by forming the message compression part into the adder one. CONSTITUTION: A message schedule part(103) comprises one adder. The message schedule part outputs partial data among operation data previously inputted the first round to each round much intermediate data. The message schedule part is proceed the first of the SHA algorithm, the second, and the third and fourth operating functions about the first, the second, and the third and fourth intermediate data by using adder from the first round.
Abstract:
본 발명은 모듈러 곱셈 장치 및 그 방법에 관한 것이다. 본 발명에서는, 외부로부터 데이터를 수신하며, 수신된 데이터를 이용하여 제어 신호를 생성한다. 그리고, 생성된 제어 신호를 이용하여 메모리에 접근하려는 적어도 하나의 기능부 중 어느 하나를 선택한 후, 선택된 기능부에게 메모리로의 접근을 허용한다. 이어, 선택된 기능부가 워드 단위의 모듈러 곱셈 연산을 반복적으로 수행하면, 수행하는 동안 중 발생하는 적어도 하나의 결과 값을 메모리에 저장한다. 그리고, 수행된 곱셈 연산 결과를 외부로 전달한다. 이처럼, 연속적인 워드-베이스 모듈러 곱셈 과정을 수행하는 동안, 내장되어 있는 메모리를 직접적으로 제어함으로써, 데이터 입출력으로 인한 시간 지연을 제거할 수 있다. 암호화, 모듈러(MODULAR), 연산, 지수승, 시간 지연, 메모리, 인터페이스
Abstract:
본 발명은 반도체 디바이스 및 이에 대한 템퍼 방지 방법에 관한 것이다. 본 발명에서, 반도체 디바이스는 내템퍼모듈을 포함하며, 내장된 내템퍼모듈을 이용하여 외부로부터 입력되는 전원신호 및 클럭 그리고, 반도체 디바이스의 내부온도가 정상동작에 해당하는 기 설정된 범위 내에 포함되는지를 확인한다. 그리고, 확인결과에 기초해 코어모듈로 출력되는 클럭 또는 전원신호를 차단하거나, 리셋신호를 코어모듈로 출력한다. Tamper, 신뢰 플랫폼 모듈, 반도체 디바이스
Abstract:
A semiconductor device and a temper prevention method therefor are provided to reduce the power consumption by blocking a clock or power signal inputted to an internal core module. A sensing unit(310) outputs a control signal based on whether the physical condition of a semiconductor device is included in a preset range, and comprises the first and second comparators and an OR-gate. The first comparator outputs the comparison result between the power signal and the minimum voltage within a preset voltage range. The second comparator outputs the comparison result between the power signal and the maximum voltage within the voltage range. The OR-gate performs the OR operation for the comparison results outputted from the first and second comparators to output the control signal.
Abstract:
본 발명은 모바일 신뢰 컴퓨팅(Mobile Trusted Computing) 환경에 적용하는 TPM(Trusted Platform Module)에 있어서 최적화 및 저전력화 구조를 가지는 저전력 SHA-1 해쉬 연산 장치 및 이를 이용한 저전력 HMAC 암호 장치에 관한 것으로, 본 발명의 저전력 SHA-1 해쉬 연산 장치를 이용한 저전력 HMAC 암호 장치는 HMAC 연산을 위한 키데이터의 패딩 처리를 위한 키패딩부; 상기 패딩된 키데이터와 패딩상수를 XOR 연산하는 XOR 연산부; 상기 XOR 연산한 데이터에 암호화할 텍스트를 연접하는 데이터연접부; 상기 연접된 데이터의 패딩 처리를 위한 데이터패딩부; 상기 패딩된 데이터에 대한 SHA-1 해쉬 연산을 지원하는 SHA-1 해쉬 연산부; 상기 SHA-1 해쉬 연산의 결과 또는 상기 암호화할 텍스트를 선택하여 상기 데이터연접부에 인가하는 데이터선택부; 및 암호연산의 수행을 위해 필요한 데이터들을 읽어오고, 그 값들을 메모리에 저장하기 위해 상기 키패딩부, 데이터연접부 및 데이터패딩부의 동작을 제어하며, SHA-1 해쉬연산부의 해쉬 연산의 수행 순서 및 연산 결과의 저장을 제어하는 제어부를 포함하여 구성됨으로써, 유무선 환경의 네트워크 시스템과 저전력 임베디드 시스템에서 데이터의 무결성과 인증과 같은 안전성을 제공하기 위한 핵심 암호 기술로 활용될 수 있는 효과가 있다. HMAC 암호회로, SHA-1 연산, 해쉬함수
Abstract:
본 발명은 라인달(Rijndael) 블록 암호를 암호화 및 복호화하기 위한 라운드 연산을 효율적으로 수행하는 연산장치를 포함하는 라인달 블록 암호 장치와 그 암호화 및 복호화 방법에 관한 것이다. 본 발명에 따른 라인달 블록 암호 장치는 고속, 저면적의 암호 프로세서를 요구하는 휴대폰이나 PDA같은 이동단말기 또는 스마트 카드에 탑재함으로써 보안이 필요한 중요한 데이터를 빠른 시간 안에 암호화 및 복호화할 수 있고, 특히 128비트 입력 데이터를 상위 64비트와 하위 64비트로 나누어 라운드 연산을 수행하도록 되어 있다. 따라서, 본 발명은 라인달 블록 암호를 암호화 및 복호화하는데 필요한 시간을 줄이면서 장치의 면적을 감소시킬 수 있다. 암호 알고리즘, Rijndael, 라인달, 라운드 연산, 블록 암호
Abstract:
본 발명은 유한체 다항식 곱셈 장치 및 그 방법에 관한 것으로 특히, 타원 곡선 암호(Ellitpic Curve Cryptography)를 위한 고속의 유한체 다항식 곱셈 장치 및 그 방법에 관한 것이다. 본 발명이 제공하는 유한체 다항식 곱셈 장치는 승수 다항식을 저장하는 제1 레지스터; 상기 곱셈 연산 과정 중의 중간 계산값과 곱셈 결과를 저장하는 제2 레지스터; 상기 제2 레지스터의 저장값과 피승수 다항식과의 배타적 논리합을 연산하는 제1 배타적 논리합 연산부; 상기 제2 레지스터의 저장값 그리고/또는 상기 제1 배타적 논리합 연산부의 결과값에 대하여 좌측 쉬프트를 수행하는 쉬프트 연산부; 상기 쉬프트 연산부의 결과값과 기약 다항식 f에 대한 배타적 논리합을 연산하는 제2 배타적 논리합 연산부; 상기 제1 레지스터의 저장값 중 특정 한 비트를 선택하는 제1 다중화기; 상기 제2 레지스터의 입력을 선택하는 제2 다중화기; 상기 쉬프트 연산부의 입력을 선택하는 제3 다중화기; 및 상기 승수 다항식의 차수를 구하는 차수 검색부를 포함하여 본 발명의 목적 및 기술적 과제를 달성한다.
Abstract:
본 발명에 의한 가입자모듈 보관장치는 비접촉형 카드리더기와 비접촉통신을 수행하는 루프안테나; 상기 루프안테나를 통하여 데이터통신을 수행하며 그 크기만큼 상기 보관장치에 관통되거나 소정의 깊이를 가지며 파져 있는 홈에 위치하는 비접촉형 가입자모듈; 보관장치내에 고정된 위치에 장착되고 접촉형 카드리더기와 데이터통신을 수행하는 접촉형 가입자모듈; 및 상기 루프안테나와 비접촉형 가입자모듈을 연결하면서 상기 비접촉형 가입자모듈이 접촉형 가입자모듈과 겹치지 않는 범위에서 상기 가입자 모듈 보관장치내에 장착되도록 상기 보관장치에서 가변적으로 위치하는 연결부;를 포함하는 것을 특징으로 하며, SIM, USIM등의 가입자모듈을 삽입할 수 있는 공간, 비접촉 기능을 위한 안테나, 상기 안테나와 상기 가입자모듈과 연결할 수 있는 고정수단을 구비하여 이동단말기에만 적용되는 가입자모듈의 정보를 이용하여 기존 신용카드로 행할 수 있는 행위를 할 수 있으며, 또한 접촉형 IC 카드에 루프안테나를 구비하고 더불어 비접촉형 가입자모듈에 상기 루프안테나에 연결할 수 있는 접점을 부가함으로써 접촉형 IC 카드가 비접촉통신도 가능하게 할 수 있다.