公开(公告)号：WO2003026207A2

公开(公告)日：2003-03-27

申请号：PCT/FR2002/003118

申请日：2002-09-12

Applicant: STMICROELECTRONICS SA ,  KASSER, Bernard

Inventor： KASSER, Bernard

IPC: H04L12/22

CPC classification number: H04L63/0428 ,  G06F21/10 ,  G06F2221/0797 ,  G06F2221/2153 ,  H04L63/062 ,  H04L63/0853

Abstract: Ce procédé consiste à attribuer à chaque utilisateur souhaitant restituer un document une carte à puce (6) contenant des informations d'identification ; identifier depuis un serveur (2) connecté à un réseau de transmission de données numériques (1) une carte à puce (6) reliée au réseau; transmettre au serveur (2) des informations d'identification d'un document à restituer, à partir d'un terminal (9) relié à une carte à puce; transmettre en réponse une clé de décryptage spécifique du document à restituer qui est mémorisée dans la carte à puce; décrypter le document à restituer, au moyen d'un lecteur (4) adapté relié à la carte à puce (6), à l'aide de la clé de décryptage mémorisée, pour restituer le document au moyen du lecteur ; insérer dans la carte à puce des informations d'identification de lecteurs (4) ; et déterminer un usage frauduleux de la carte à puce, en fonction des informations d'identification de lecteurs, mémorisées dans la carte à puce.

Abstract translation: 本发明涉及一种方法，其中包括：向希望还原文档的每个用户分配包含标识数据的智能卡（6）; 从连接到数字数据传输网络（1）的服务器（2）识别连接到网络的智能卡（6）; 从连接到智能卡的终端（9）向服务器（2）发送识别要恢复的文档的数据; 作为响应，发送存储在智能卡中的要被恢复的文档专用的解密密钥; 通过连接到智能卡（6）的适配阅读器（4）与存储的解密密钥解密要恢复的文档，以使用读取器恢复文档; 插入读卡器（4）的智能卡识别数据; 以及基于存储在所述智能卡中的识别读取器的数据，确定所述智能卡的欺诈性使用。

公开(公告)号：WO2002073522A1

公开(公告)日：2002-09-19

申请号：PCT/FR2002/000573

申请日：2002-02-14

Applicant: STMICROELECTRONICS SA ,  PALMADE, Romain

Inventor： PALMADE, Romain

IPC: G06K19/07

CPC classification number: G06K7/10346 ,  G06K7/10297 ,  G06K19/0723

Abstract: L'invention concerne une carte à puce électronique sans contact (10), caractérisée en ce qu'elle comprend: un dispositif de communication (14) avec un lecteur de carte à puce électronique sans contact (12) communiquant selon la norme ISO 14443-4; et un système d'exploitation (16) du type carte à puce électronique sans contacts communiquant par commande APDU et réponse APDU selon la norme ISO 7816-4; et une interface de conversion de protocole (18) entre le dispositif de communication (14) et le système d'exploitation (16).

Abstract translation: 本发明涉及一种非接触式电子芯片卡（10），其特征在于，它包括：用于与根据ISO标准14443-4进行通信的非接触式电子芯片读卡器（12）通信（14）的装置; 通过APDU命令和APDU响应根据ISO标准7816-4通信的联系人电子芯片卡型操作系统（16）; 以及在通信设备（14）和操作系统（16）之间的协议转换接口（18）。

公开(公告)号：WO2017021012A1

公开(公告)日：2017-02-09

申请号：PCT/EP2016/053368

申请日：2016-02-17

Applicant: STMICROELECTRONICS SA

Inventor： LANGHEIM, Jochen

IPC: B60W30/12 ,  G06K9/00 ,  G06K7/10 ,  G01S13/75

CPC classification number: B60W30/12 ,  B60W2520/10 ,  G01S1/68 ,  G01S13/753 ,  G06K7/10376 ,  G06K9/00798 ,  G06K19/07718 ,  G06K19/07728

Abstract: Procédé d'aide à la conduite d'un véhicule (1) sur une voie de communication équipée d'au moins une bande de délimitation (4) de ladite voie de communication, comprenant un enfouissement d'une pluralité de transpondeurs (3) intégrés dans ladite au moins une bande de délimitation (4), un équipement du véhicule 1 avec au moins un dispositif actif de communication (2), des communications successives à distance entre ledit au moins un dispositif actif de communication (2) et lesdits transpondeurs (3) au fur et à mesure du mouvement du véhicule (1) sur ladite voie de communication, et des calculs successifs de distances entre ledit au moins un dispositif actif de communication (2) et la bande de délimitation au fur et à mesure desdites communications successives à distance avec lesdits transpondeurs successifs (3).

Abstract translation: 本发明涉及一种驾驶/辅助方法，用于在设置有至少一个用于标记所述通道的标记条（4）的通道上驾驶车辆（1），其中所述方法包括：将内置于所述通道中的多个转发器（3） 至少一个标记条（4），为车辆（1）配备有至少一个主动通信设备（2），在所述至少一个标记条（4）期间在所述至少一个主动通信设备（2）和所述应答器（3）之间执行一系列远程通信 车辆（1）在所述通道上的移动，并且在与所述连续的应答器（3）的所述一系列远程通信期间，在所述至少一个主动通信设备（2）和所述标记条之间执行一系列距离计算。

公开(公告)号：WO2016075083A1

公开(公告)日：2016-05-19

申请号：PCT/EP2015/076078

申请日：2015-11-09

Applicant: COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  STMICROELECTRONICS SA

Inventor： REBOH, Shay ,  GRENOUILLET, Laurent ,  MORAND, Yves

IPC: H01L21/308 ,  H01L21/033

CPC classification number: H01L21/3086 ,  H01L21/0337 ,  H01L21/31144 ,  H01L27/1203

Abstract: Procédé pour réaliser au moins un motif dans une couche reposant sur un support comprenant des étapes consistant à : a) rendre amorphe au moins un premier bloc (131) d'une couche supérieure de matériau cristallin reposant sur une première couche de support amorphe, tandis que la structure cristalline d'un deuxième bloc (132) de la couche supérieure accolé et juxtaposé audit premier bloc (131) est conservée, b) effectuer une recristallisation partielle du premier bloc (131) en se servant d'au moins une face latérale du deuxième bloc (132) en contact avec le premier bloc comme zone de départ d'un front de recristallisation, la recristallisation partielle étant effectuée de manière à conserver une région de matériau amorphe (1311) dans le premier bloc, c) effectuer une gravure sélective du matériau amorphe de la couche supérieure vis-à-vis du matériau cristallin de la couche supérieure de manière à former au moins un premier motif dans la couche supérieure.

Abstract translation: 本发明涉及一种用于在静置于基底上的薄膜中制造至少一种图案的方法，包括以下步骤：a）使晶体材料的上部薄膜的至少一个第一块（131）保持在第一非晶态支撑膜上 同时保持邻接和并置所述第一块（131）的上部膜的第二块（132）的晶体结构，b）通过使用第二块（131）的至少一个侧表面部分地重新结晶第一块 （132），其与所述第一块接触作为用于开始再结晶前沿的区域，所述部分重结晶被进行以保留所述第一块中的非晶材料的区域（1311），c）选择性地蚀刻 相对于上部膜的结晶材料，上部膜的无定形材料以在上部膜中形成至少一个第一图案。

公开(公告)号：WO2015150257A1

公开(公告)日：2015-10-08

申请号：PCT/EP2015/056719

申请日：2015-03-27

Applicant: STMICROELECTRONICS SA

Inventor： DUTARTRE, Didier ,  JAOUEN, Hervé

IPC: H01L21/02 ,  H01L21/762 ,  H01L21/763 ,  H01L29/04

CPC classification number: H01L21/7624 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/763 ,  H01L29/04

Abstract: Procédé de réalisation d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat SOI, comprenant les étapes suivantes : - réalisation, sur la face supérieure (2) d'un support semi-conducteur (1), d'une première couche (4) de semi-conducteur polycristallin; puis - formation d'une zone d'interface (12) sur la face supérieure (7) de ladite première couche (4), ladite zone d'interface (12) présentant une structure distincte de la structure cristalline celle de ladite première couche (4); puis - réalisation sur ladite zone d'interface ( 12), d'une deuxième couche ( 14) de semi-conducteur polycristallin.

Abstract translation: 一种适用于制造SOI衬底的半导体晶片的制造方法，包括以下步骤： - 在半导体支撑体（1）的上表面（2）上制造多晶半导体的第一层（4）; 然后在所述第一层（4）的上表面（7）上形成界面区域（12），所述界面区域（12）具有与所述第一层（4）的晶体结构不同的结构。 然后在多晶半导体的第二层（14）的所述界面区域（12）上生产。

公开(公告)号：WO2015082233A1

公开(公告)日：2015-06-11

申请号：PCT/EP2014/075267

申请日：2014-11-21

Applicant: STMICROELECTRONICS SA

Inventor： LE DORTZ, Nicolas ,  SIMON, Thierry ,  URARD, Pascal ,  LELANDAIS-PERRAULT, Caroline ,  PARIDA, Rakhel Kumar

IPC: H03M1/06 ,  H03M1/12

CPC classification number: H03M1/0617 ,  H03M1/0614 ,  H03M1/0626 ,  H03M1/1215 ,  H03M1/1245

Abstract: Les moyens de traitement (MT) du dispositif déterminent pour chaque train original d'échantillons (I) une différence estimée (II) entre la constante de temps d'un filtre passe-bas représentatif du convertisseur correspondant et une constante de temps de référence d'un filtre passe-bas de référence, et utilisant cette différence estimée (II) ainsi qu'un train filtré (III) pour corriger le train original et délivrer un train corrigé d' échantillons corrigés (I).

Abstract translation: 对于每个原始采样流（I），设备的处理装置（MT）确定表示相应转换器的低通滤波器的时间常数与参考低通的参考时间常数之间的估计差（II） 并且使用该估计的差异（II）和滤波流（III）来校正原始流并传递校正样本（I）的校正流。

公开(公告)号：WO2014057112A1

公开(公告)日：2014-04-17

申请号：PCT/EP2013/071340

申请日：2013-10-11

Applicant: COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  STMICROELECTRONICS SA

Inventor： GIRAUD, Bastien ,  FLATRESSE, Philippe ,  NOEL, Jean-Philippe ,  PELLOUX-PRAYER, Bertrand

IPC: H01L27/12

CPC classification number: H01L27/092 ,  H01L21/823892 ,  H01L27/1203

Abstract: Un circuit intégré (4) comporte des première et seconde cellules, comportant chacune des premier (10, 44) et second (12, 42) transistors FDSOI. Selon l'invention : -les première et seconde cellules sont accolées entre elles; -des premier (20) et second (22) caissons de la première cellule et un premier caisson (52) de la seconde cellule présentent un dopage d'un premier type, un second caisson (50) de la seconde cellule présente un dopage opposé -le circuit comprend un dispositif de commande (5) pour appliquer une même polarisation électrique sur les caissons présentant le premier type de dopage; -les transistors de la première cellule sont configurés pour présenter un premier niveau de tension de seuil, les transistors de la seconde cellule sont configurés pour présenter un deuxième niveau de tension de seuil différent du premier niveau.

Abstract translation: 集成电路（4）包括第一和第二单元，每个单元包括第一（10,44）和第二（12,42）FDSOI晶体管。 根据本发明： - 第一和第二电池连接在一起; 第一单元的第一（20）和第二（22）框和第二单元的第一框（52）具有第一类型的掺杂，第二单元的第二框（50）具有相反类型的掺杂 - 电路包括用于向具有第一类掺杂的盒施加相同电极化的控制装置（5）; - 第一单元的晶体管被​​配置为具有第一阈值电压电平，并且第二单元的晶体管被​​配置为具有不同于第一电平的第二阈值电压电平。

公开(公告)号：WO2011098743A1

公开(公告)日：2011-08-18

申请号：PCT/FR2011/050306

申请日：2011-02-14

Applicant: STMICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS ,  CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE ,  ABOUZEID, Fady ,  CLERC, Sylvain

Inventor： ABOUZEID, Fady ,  CLERC, Sylvain

IPC: G11C11/412 ,  G11C11/413

CPC classification number: G11C11/412 ,  G11C11/413

Abstract: L'invention concerne un dispositif et un procédé de commande d'un dispositif mémoire de type SRAM, comprenant : un circuit bistable et deux circuits de commutation reliant respectivement deux bornes d'accès du circuit bistable à deux lignes de bits complémentaires dans une première direction, chaque circuit de commutation comportant : un premier interrupteur (40 G , 40 D ), un deuxième interrupteur (44 G , 44 D ) en série entre une des lignes de bits et une desdites bornes d'accès, la borne de commande du deuxième interrupteur étant reliée à une ligne de commande de mots dans la première direction; et un troisième interrupteur (46 G , 46 D ) entre le point milieu de ladite association en série et une borne d'application d'un potentiel de référence, une borne de commande du troisième interrupteur étant reliée à l'autre desdites bornes d' accès.

Abstract translation: 本发明涉及一种用于控制SRAM存储器件的器件和方法，包括：一个双稳态电路和两个开关电路，分别将双稳态电路的两个接入端连接到第一方向上的两个匹配位置，每个开关电路包括：第一 开关（40G，40D），串联在所述位位置之一和所述接入终端之一中的第二开关（44G，44D），所述第二开关的控制端子沿第一方向连接到字命令线; 以及在所述串联连接的中点与用于施加参考电位的端子之间的第三开关（46G，46D），所述第三开关的控制端连接到所述接入终端中的另一个。

公开(公告)号：WO2008142317A1

公开(公告)日：2008-11-27

申请号：PCT/FR2008/050572

申请日：2008-04-01

Applicant: STMICROELECTRONICS SA ,  MORAND, Jean-Luc

Inventor： MORAND, Jean-Luc

IPC: H01L27/16 ,  H02J7/00 ,  H04M1/02 ,  H01L35/30

CPC classification number: H01L27/16 ,  H01L35/30

Abstract: L'invention concerne un convertisseur électriquemonolithique isolé comprenant un substrat en un matériau (4) résistif dont la face inférieure comporte deux électrodes d'entrée (2, 3) distantes l'une de l'autre constituant un primaire, une couche isolante (5) sur la face supérieure du substrat, et sur la couche isolante (5) au moins deux éléments de matériaux thermoélectriques semiconducteurs (7, 9) dopés respectivement P et N connectés électriquement en série, les extrémités de la connexion série constituant le secondaire du convertisseur.

Abstract translation: 本发明涉及一种隔离的单片电转换器，包括由电阻材料（4）制成的衬底，其底面具有彼此间隔开的构成初级的绝缘层（5）的两个输入电极（2,3） 在绝缘层（5）上，分别由串联电连接的p掺杂和n掺杂的半导体热电材料制成的至少两个元件（7,9），串联的端部 连接构成转换器的次级。

公开(公告)号：WO2007071795A1

公开(公告)日：2007-06-28

申请号：PCT/EP2006/070200

申请日：2006-12-22

Applicant: STMICROELECTRONICS SA ,  CAMBONIE, Joël

Inventor： CAMBONIE, Joël

IPC: G06F15/78 ,  G06F15/80

CPC classification number: G06F15/7867 ,  G06F9/3885 ,  G06F13/368 ,  G06F15/173 ,  G06F15/17381 ,  G06F15/803

Abstract: The invention concerns a reconfigurable hierarchical computer architecture having N levels, where N is an integer value greater than one, wherein said N levels comprise a first level comprising a first computation block comprising a first data input, a first data output and a plurality of computing nodes interconnected by a first connecting means, each computing node comprising an input port, a functional unit and an output port, the first connecting means capable of connecting each output port to the input port of each other computing node; and a second level comprising a second computation block comprising a second data input, a second data output and a plurality of said first computation blocks interconnected by a second connecting means for selectively connecting said first data output of each of said first computation blocks and said second data input to each of said first data inputs and for selectively connecting each of said first data outputs to said second data output.

Abstract translation: 本发明涉及具有N个级别的可重构分层计算机体系结构，其中N是大于1的整数值，其中所述N个级别包括第一级，包括第一计算块，其包括第一数据输入，第一数据输出和多个计算 通过第一连接装置互连的节点，每个计算节点包括输入端口，功能单元和输出端口，所述第一连接装置能够将每个输出端口连接到每个其他计算节点的输入端口; 以及第二级，包括第二计算块，所述第二计算块包括第二数据输入，第二数据输出和通过第二连接装置互连的多个所述第一计算块，用于选择性地连接每个所述第一计算块的所述第一数据输出和所述第二计算块 数据输入到每个所述第一数据输入端，并用于选择性地将每个所述第一数据输出连接到所述第二数据输出。