公开(公告)号：KR1020050008356A

公开(公告)日：2005-01-21

申请号：KR1020030048424

申请日：2003-07-15

Applicant: 한국전자통신연구원

Inventor： 이응돈 ,  김현우 ,  김도영 ,  유창동 ,  서성호 ,  장달원

IPC: G10L19/04

CPC classification number: G10L19/09 ,  G10L19/18 ,  G10L25/12

Abstract: PURPOSE: An apparatus and a method for converting pitch delay using linear prediction in speech transcoding are provided to prevent sound quality from being deteriorated due to pitch delay values, thereby reducing an amount of calculation necessary for search of the pitch delay. CONSTITUTION: A linear interpolation part(110) linearly interpolates pitch delay of a closed loop which is decoded by an SMV(Selected Mode Vocoder) decoder. A predicted-value calculation part(120) calculates a predicted value of the pitch delay by linear prediction. A difference value calculation part(130) calculates difference between the pitch delay of the closed loop and the predicted value of the pitch delay. A comparison part(140) compares a difference value and a threshold. A pitch delay determination part(150) determines occurrence of the pitch delay when the difference value is less than the threshold. A pitch delay search part(160) searches the pitch delay of the closed loop.

Abstract translation: 目的：提供一种用于在语音代码转换中使用线性预测来转换音调延迟的装置和方法，以防止音质由于音调延迟值而恶化，从而减少了对音调延迟的搜索所需的计算量。 构成：线性内插部分（110）线性内插由SMV（选择模式声码器）解码器解码的闭环的音调延迟。 预测值计算部（120）通过线性预测来计算音调延迟的预测值。 差值计算部（130）计算闭环的音调延迟与音调延迟的预测值之间的差。 比较部分（140）比较差值和阈值。 当差值小于阈值时，音调延迟确定部分（150）确定音调延迟的出现。 音调延迟搜索部分（160）搜索闭环的音调延迟。

公开(公告)号：KR1020040057146A

公开(公告)日：2004-07-02

申请号：KR1020020083601

申请日：2002-12-24

Applicant: 한국전자통신연구원

Inventor： 강태규 ,  최승한 ,  김도영

IPC: H04L12/66

CPC classification number: H04L65/1043 ,  H04L29/06 ,  H04L29/06027 ,  H04L67/34 ,  H04L69/329

Abstract: PURPOSE: A method for managing an MEGACO(MEdia GAteway COntrol) protocol by using a network adapter is provided to manage an MEGACO protocol package installation for a lower network protocol in a network adapter, thereby independently managing an MEGACO protocol. CONSTITUTION: A media gateway receives a packet installation request list, and requests a network adapter to install an MEGACO protocol package(501). The network adapter retrieves an MEGACO protocol by sequentially extracting a protocol identifier, protocol version information, and company information as key values from a protocol information table(502), and decides whether the protocol exists(503). If so, the network adapter retrieves an MEGACO protocol package list with a field value of a specific package identifier(505), extracts the field value of the specific protocol identifier, and confirms whether an MEGACO protocol package is a specific MEGACO protocol package(506). If so, the network adapter connects the specific MEGACO protocol package(508). The network adapter installs the specific MEGACO protocol package and the basic MEGACO protocol package(509).

Abstract translation: 目的：提供一种通过使用网络适配器管理MEGACO（MEdia GAteway COntrol）协议的方法来管理网络适配器中较低网络协议的MEGACO协议包安装，从而独立管理MEGACO协议。 规定：媒体网关收到数据包安装请求列表，并请求网络适配器安装MEGACO协议包（501）。 网络适​​配器通过从协议信息表（502）顺序地提取协议标识符，协议版本信息和公司信息作为关键值来检索MEGACO协议，并且确定协议是否存在（503）。 如果是，则网络适配器检索具有特定包标识符（505）的字段值的MEGACO协议包列表，提取特定协议标识符的字段值，并确认MEGACO协议包是否是特定的MEGACO协议包（506 ）。 如果是这样，网络适配器连接特定的MEGACO协议包（508）。 网络适​​配器安装特定的MEGACO协议包和基本的MEGACO协议包（509）。

公开(公告)号：KR1020040054071A

公开(公告)日：2004-06-25

申请号：KR1020020080705

申请日：2002-12-17

Applicant: 한국전자통신연구원

Inventor： 최승한 ,  강태규 ,  김도영

IPC: H04L29/06

CPC classification number: H04L69/08

Abstract: PURPOSE: A protocol execution system for processing a protocol PDU(Protocol Data Unit) and a method of converting a common data structure of a protocol PDU are provided to process efficiently a PDU data structure by using a protocol execution block. CONSTITUTION: A PDU transmission block(100) is used for transmitting at least two kinds of protocol PDUs. A plurality of protocol PDU encoding/decoding blocks(200) are used for encoding/decoding the protocol PDUs. A protocol execution block(400) is used for performing a protocol execution data structure. A common data conversion block(300) is located between the protocol PDU encoding/decoding blocks and the protocol execution block. The common data conversion block is used for converting the decoded common data structure to a protocol execution data structure, transmitting the converted protocol execution data structure to the protocol execution data structure, converting the received protocol execution data structure to the common data structure, and requesting an encoding/decoding process to the protocol PDU encoding/decoding blocks.

Abstract translation: 目的：提供用于处理协议PDU（协议数据单元）的协议执行系统和转换协议PDU的公共数据结构的方法，以通过使用协议执行块来有效地处理PDU数据结构。 构成：PDU发送块（100）用于发送至少两种协议PDU。 多个协议PDU编码/解码块（200）用于对协议PDU进行编码/解码。 协议执行块（400）用于执行协议执行数据结构。 公共数据转换块（300）位于协议PDU编码/解码块和协议执行块之间。 公共数据转换块用于将解码的公共数据结构转换为协议执行数据结构，将转换的协议执行数据结构传送到协议执行数据结构，将接收到的协议执行数据结构转换为公共数据结构，并请求 对协议PDU编码/解码块的编码/解码过程。

公开(公告)号：KR1020040041740A

公开(公告)日：2004-05-20

申请号：KR1020020069600

申请日：2002-11-11

Applicant: 한국전자통신연구원

Inventor： 이응돈 ,  김도영 ,  김봉태

IPC: G10L19/12

CPC classification number: G10L19/107

Abstract: PURPOSE: A method and an apparatus for searching a fixed codebook having low complexity are provided to remarkably reduce the quantity of calculations required for searching a fixed codebook of a vocoder. CONSTITUTION: A pulse position likelihood estimate vector size calculator(210) calculates the dimension of a pulse position likelihood estimate vector for each pulse position. A pulse position selector(220) selects M pulse positions having larger pulse position likelihood estimate vectors for tracks using absolute value information of likelihood estimate vectors. A full searching unit(230) perform full search for the pulse positions selected by the pulse position selector. An optimum pulse position selector(240) selects an optimum pulse position from the full-searched pulse positions.

Abstract translation: 目的：提供一种用于搜索具有低复杂度的固定码本的方法和装置，以显着地减少搜索声码器的固定码本所需的计算量。 构成：脉冲位置似然估计矢量大小计算器（210）计算每个脉冲位置的脉冲位置似然估计矢量的维数。 脉冲位置选择器（220）使用似然估计向量的绝对值信息来选择具有较大脉冲位置似然估计向量的M个脉冲位置。 全搜索单元（230）对由脉冲位置选择器选择的脉冲位置进行全面搜索。 最佳脉冲位置选择器（240）从全搜索的脉冲位置中选择最佳脉冲位置。

公开(公告)号：KR1020020052759A

公开(公告)日：2002-07-04

申请号：KR1020000082200

申请日：2000-12-26

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김도영 ,  김대웅

IPC: G06F13/36

CPC classification number: G06F13/364

Abstract: PURPOSE: A bus arbiter providing multi-stage connection and method thereof are provided to apply the equal bus use rights to the large-capacity devices by offering the multi-stage connection function. CONSTITUTION: The multi-stage connection type cell bus adjusting system is for competitively transmitting the data including a destination address to a destination having many service objects connected to a common bus. The plural bus request signals are provided to the outside by using a logical unit, and simultaneously, an input signal for blocking up the input of the bus request signal is given by a request filter unit(100). A priority decoding unit(110) is for selecting a signal of the highest priority among the input signals. A latch unit(120) latches the signal of the priority decoding unit and keeps the signal. A service flag generating unit(130) divides the served state of a service object. If any other request signal does not exist, the service flag generating unit inactivates a mask signal. The request filter unit selectively inputs a bus request signal corresponding to the control information.

Abstract translation: 目的：提供一种提供多级连接的总线仲裁器及其方法，通过提供多级连接功能将等容量的总线使用权应用于大容量设备。 构成：多级连接型信元总线调整系统用于将包含目的地地址的数据竞争性发送到具有连接到公共总线的许多服务对象的目的地。 通过使用逻辑单元将多个总线请求信号提供给外部，并且同时，用于阻止总线请求信号的输入的输入信号由请求过滤器单元（100）给出。 优先级解码单元（110）用于选择输入信号中最高优先级的信号。 锁存单元（120）锁存优先解码单元的信号并保持该信号。 服务标志生成部（130）对服务对象的服务状态进行分割。 如果任何其他请求信号不存在，则服务标志生成单元禁用掩码信号。 请求过滤器单元选择性地输入与控制信息对应的总线请求信号。

公开(公告)号：KR1020020048231A

公开(公告)日：2002-06-22

申请号：KR1020000077647

申请日：2000-12-18

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이응돈 ,  허재두 ,  김도영

IPC: G06F17/50

Abstract: PURPOSE: An independent processor board for simple upgrade is provided to simplify the design of an entire circuit by conveniently upgrading the processor board through the simple redesign of a processor module in case of changing a CPU of a new version. CONSTITUTION: The processor board includes a basic module(100) and a processor module. The modules are joined by a connector providing the same interface regardless of a CPU version. The basic module includes an Ethernet controller(110), a PCI(Peripheral Component Interconnect) controller(120), a RAM(130), an I/O controller(140), a JTAC(150), a reset(160), a control logic circuit(170), an HDLC(High - level Data Link Control) controller(180) and a power supply unit(190). The processor module includes a CPU(210), a cache memory(220), a flash memory(230), a clock generator(240) and a system configuration circuit and pull up/down circuit(250). The devices or parts installed to the basic module are independent to the CPU version and the devices and parts installed to the processor module are dependent on the CPU version.

Abstract translation: 目的：提供简单升级的独立处理器板，通过在更换新版本的CPU的情况下，通过简单重新设计处理器模块，方便地升级处理器板，从而简化整个电路的设计。 规定：处理器板包括基本模块（100）和处理器模块。 模块通过提供相同接口的连接器连接，而不管CPU版本如何。 基本模块包括以太网控制器（110），PCI（外围组件互连）控制器（120），RAM（130），I / O控制器（140），JTAC（150），复位（160） 控制逻辑电路（170），HDLC（高级数据链路控制）控制器（180）和电源单元（190）。 处理器模块包括CPU（210），高速缓冲存储器（220），闪速存储器（230），时钟发生器（240）以及系统配置电路和上拉/下拉电路（250）。 安装到基本模块的设备或部件独立于CPU版本，并且安装到处理器模块的设备和部件取决于CPU版本。

公开(公告)号：KR1020010038206A

公开(公告)日：2001-05-15

申请号：KR1019990046090

申请日：1999-10-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 성정식 ,  허재두 ,  김도영 ,  김대웅

IPC: H04L12/66

CPC classification number: H04L47/30 ,  H04L47/29

Abstract: PURPOSE: A method for controlling the flow of messages in the telephone network subsystem of a communication processing system is provided to increase data processing efficiency by channels using an LWM(Low Water Mark)/HWM(High Water Mark) method of a TDPB(Text Data Processing Board) and an RR(Receive Ready)/RNR(Receive Not Ready) method of a TSPB(Text data Service Processing Board) to control the flow of messages in executing uploading service and downloading service. CONSTITUTION: A TDPB(203) is composed of a main processor(210) and four sub processors(204-207). The main processor(210) transmits and receives data with the sub processors(204-207) and a TSPB(211) respectively at a speed of 2Mbps and 8Mbps in an HDLC(High level Data Link Control) serial communication method. As the sub processors(204-207) cover the modem pools of two TDLBs(Text Data Line Boards)(201,202), one TDPB(203) processes 32 subscriber channels, 8 subscriber channels per sub processor. As one sub processor covers 8 subscriber channels, each has 8 transmitting buffers(209) and receiving buffers(208). Using these buffers, message flow control can be achieved in the TDPB(203).

Abstract translation: 目的：提供一种用于控制通信处理系统的电话网络子系统中的消息流的方法，以通过使用TDPB（文本）的LWM（Low Water Mark）/ HWM（High Water Mark））的信道来提高数据处理效率 数据处理板）和TSPB（文本数据服务处理板）的RR（接收就绪）/ RNR（接收就绪）方法来控制上传服务和下载服务中的消息流。 构成：TDPB（203）由主处理器（210）和四个子处理器（204-207）组成。 主处理器（210）在HDLC（高级数据链路控制）串行通信方法中以2Mbps和8Mbps的速度分别与子处理器（204-207）和TSPB（211）发送和接收数据。 当子处理器（204-207）覆盖两个TDLB（文本数据线路板）（201,202）的调制解调器池时，一个TDPB（203）处理32个订户信道，每个子处理器8个订户信道。 由于一个子处理器覆盖8个用户信道，每个具有8个发送缓冲器（209）和接收缓冲器（208）。 使用这些缓冲区，可以在TDPB（203）中实现消息流控制。

公开(公告)号：KR100150527B1

公开(公告)日：1998-11-02

申请号：KR1019950053187

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김도영 ,  김상중 ,  전경표

IPC: H04L12/46 ,  G06F13/28 ,  B82Y10/00

Abstract: 본 발명은 광대역 종합 정보 통신망에 이더넷을 효과적으로 정합하여 상호 통신할 수 있도록 하는 이더넷 정합 회로에 있어서, 내부 버스; 상기 내부 버스에 연결되어 전체 동작을 관장하는 제어 수단(11 내지 13, 17 내지 19); 내부 버스에 어드레스와 데이타 정보를 외부의 시스템 버스와 연결하는 연결수단(21); 및 상기 내부 버스와 해당 이더넷과 연결하며, 상기 내부 버스를 통하는 이더넷과의 정합 정보를 저장하는 고속 메모리를 갖는 정합 수단(30)을 구비하는 것을 특징으로 하는 이더넷 정합 회로에 관한 것으로, 이더넷과 고속으로 데이타를 송수신할 수 있도록 한 것이다.

公开(公告)号：KR1019980047021A

公开(公告)日：1998-09-15

申请号：KR1019960065458

申请日：1996-12-13

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이문우 ,  김도영 ,  김상중

IPC: H04L12/56

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
CAM을 이용한 LAN과 광대역 종합정보 통신망 간의 정합 장치 및 그 방법.
2. 발명이 해결하려고 하는 기술적 과제
ATM망을 사용하는 LAN 사용자들의 목적지를 고속으로 분석하여, 상호 연동하도록 하고자 함.
3. 발명의 해결방법의 요지
이더네트로 유입되는 각 LAN 데이타를 필터링하여 수신 메모리로 저장하고, 이더네트로 송신할 데이타가 송신 메모리에 있으면 데이타를 읽어 목적지 이더네트로 송신하는 정합칩과, 수신된 데이타를 저장하는 수신 메모리와 이더네트로 송신 데이타를 저장하는 송신메모리, 수신 또는 송신 데이타의 목적지 분석을 고속으로 처리하기 위한 라우팅 테이블용 캠(CAM), 캠(CAM) 테이블을 이용하여 송수신 데이타의 목적지를 분석하고, 제어 신호를 출력하는 프로세서, 제어 신호에 따라 이더네트와 ATM 정합부 간의 데이터를 정합하는 제어수단 및 직접억세스제어(DMAC) 기능을 가진 칩을 구비함.
4. 발명의 중요한 용도
LAN 정합 장치.

公开(公告)号：KR1019960027732A

公开(公告)日：1996-07-22

申请号：KR1019940036125

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김도영 ,  이주영

IPC: H04L12/433

Abstract: 본 발명은 비동기 전달모드(ATM) 망 정합 회로팩에 관한 것으로, 시스템버스에 접속되어 제어 명령 신호를 출력하는 시스템버스접속수단(21); 고속 데이타 버스에 연결되고 상기 시스팀 버스 접속수단(21)에 접속하며 송신 셀 관련 정보 및 송신부 상태정보를 출력하는 송신수단(22); 상기 송신수단(22) 및 상기 시스팀 버스접속수단(21)에 연결되어 수신 셀관련정보 및 수신수단 상태 정보를 출력하는 수신수단(23); 상기 송신수단(22)으로 부터 송신 셀 관련 정보를 수신하여 송신가능 신호를 제공하고 상기 수신수단(23)으로 수신 셀 관련 정보를 제공하여 수신 가능신호를 전달받으며 물리 계층 상태 정보를 출력하는 물리계층수단(24); 상기 물리 계층수단(24)으로 부터의 데이타를 신호 변환하여 송신 선로로 출력하도록 하는 제1 신호 변환수단(25); 수신 선로로 부터의 데이타를 입력받아 신호 변환하여 출력하는 제2 신호 변환수단(26); 상기 제2 신호 변환수단(26)으로 부터의 수신 데이타를 입력받아 클럭 및 데이타를 상기 물리 계층수단(24)으로 제공하는 클럭 복원 및 재타이밍수단(27); 상기 클럭 복원 및 재타이밍수단(27)으로 부터의 클럭을 입력받아 복원 클럭을상기 고속 데이타 버스로 출력하는 고정 비트율 정보 송신 복원 클럭 분주수단(28); 및 상기 수신수단(23)으로 부터의 수신 관련 정보를 입력받아 루프 신호에 의해 송신 정보로 상기 송신수단(22)으로 제공하는 루프백 버퍼수단(29)을 구비하는 것을 특징으로 한다.