-
-
公开(公告)号：KR100494560B1
公开(公告)日：2005-06-13
申请号：KR1020020073321
申请日：2002-11-23
Applicant: 한국전자통신연구원
IPC: H04L9/06
Abstract: Rijndael 암호를 이용한 블록 데이터 실시간 암호복호화 장치 및 방법이 개시된다. 본 발명에 의한 블록 데이터 암호복호화 장치는, 블록 데이터와 입력 암호 키의 배타적 논리합 연산을 수행하는 입력키가산부; 상기 배타적 논리합 연산의 결과 및 상기 입력 암호 키를 이용하여 암호복호화 연산을 수행하는 라운드연산부; 및 라운드 수를 카운트하여 라운드연산부가 소정의 라운드 수만큼 상기 암호복호화 연산을 반복하게 하는 라운드제어부를 포함한다. 라운드 연산에 있어서 암호화 모듈과 복호화 모듈을 공유하고, 다중화기를 이용하여 쉬프트 연산을 구현하며, 쉬프트 연산과 대치 연산을 하나의 모듈로 구현하고, 믹스컬럼 연산에서의 곱셈을 XOR 게이트를 이용하여 구현함으로써, 전체 장치의 면적을 감소하고 소자 수를 감소하며 암호복호화에 걸리는 시간을 감소할 수 있다.
-
公开(公告)号：KR100479340B1
公开(公告)日：2005-03-31
申请号：KR1020020077914
申请日：2002-12-09
Applicant: 한국전자통신연구원
IPC: G06K17/00
CPC classification number: G06K19/0723 , G06K19/0705
Abstract: 저전력 스마트 카드 및 그 제어 방법을 개시한다.
본 발명에 따른 스마트 카드 및 구현 기술은, CPU 내장형 스마트 카드의 동작 과정에서 특정 작업을 수행하는 경우, 그 작업에 필요한 하드웨어만을 동작시키고 작업에 불필요한 나머지 하드웨어 기능을 정지시킴으로써 스마트 카드 동작시 소모되는 전력을 감소시키는데 그 목적이 있다.
이를 위하여 본 발명에서는, 현재 수행되는 작업에 불필요한 하드웨어 모듈에는 클럭(clock) 공급을 차단시키도록 한 저전력 스마트 카드를 제공한다.
통상의 스마트 카드에서는 외부에서 입력되는 클럭을 이용하거나 또는 내부에 구비되는 오실레이터(oscillator)를 이용하여 시스템 클럭을 생성하고 이 시스템 클럭을 스마트 카드를 구성하는 각 모듈로 공급한다. 이러한 일반적인 스마트 카드에서는 동작이 시작되는 시점부터 동작이 끝나는 시점까지 스마트 카드를 구성하는 모든 모듈로 계속해서 시스템 클럭이 공급된다. 이렇게 각 모듈로 공급되는 클럭은 모듈내의 하드웨어 소자인 플립플롭(Flip-Flop)들을 계속해서 스위칭시키게 되어 전력을 과다 소모시키게 된다.
따라서, 본 발명에서와 같이, 하드웨어 모듈로의 클럭 공급을 선택적으로 제어하는 경우, 스마트 카드의 전체 전력소모를 감소시킬 수 있을 것이다.-
公开(公告)号：KR1020050026669A
公开(公告)日：2005-03-15
申请号：KR1020030063403
申请日：2003-09-09
Applicant: 한국전자통신연구원
IPC: G06K17/00
Abstract: An information processing device for independently generating power without receiving independent power from the outside is provided to facilitate manufacture of the information processing device and prevent power consumption generated from a terminal when the information processing device is not used. An interface offers a means for transmitting/receiving a clock signal and a data signal with an external device. A clock generator(265) generates a clock having a predetermined cycle from the clock signal inputted from the external device through the interface. A power generator(270) generates the independent power from the clock signal inputted from the external device through the interface.
Abstract translation: 提供用于独立地从外部接收独立电力的信息处理装置，以便于信息处理装置的制造，并且防止当不使用信息处理装置时从终端产生的功耗。 接口提供了一种用于通过外部设备发送/接收时钟信号和数据信号的方法。 时钟发生器（265）通过接口从外部设备输入的时钟信号产生具有预定周期的时钟。 发电机（270）通过接口从外部装置输入的时钟信号产生独立的电力。
-
公开(公告)号：KR100474473B1
公开(公告)日：2005-03-11
申请号：KR1020020069169
申请日：2002-11-08
Applicant: 한국전자통신연구원
IPC: G06K19/077
Abstract: 본 발명은 독립적으로 전원공급 기능을 갖는 능동형 비접촉 식별장치(Active RFID tag)에 관한 것이다.
본 발명의 능동형 비접촉 식별장치는 안테나(210), 안테나(210)로부터 수신된 캐리어신호에서 클럭을 재생하고 안테나로부터 수신된 고주파무선신호를 복조하며, 송신신호를 부하변조하는 아날로그 신호처리부(220), 아날로그 신호처리부(220)로부터 수신된 클럭을 분주하여 송수신 기준클럭을 발생하고 아날로그 신호처리부(220)로부터 데이터를 수신하는 중에는 송신동작을 제한하며 송신 데이터를 변조하여 아날로그 신호처리부(220)로 전달하는 디지털 신호처리부(230), 소정의 프로토콜에 따라 외부장치와 통신하기 위한 논리연산부(240) 및 각 부에 전원을 공급하기 위한 전원공급부(250)로 구성하는 것에 의해 간략한 회로 구성 및 안정된 전원 구성으로 송수신 기능을 향상시킬 수 있다.-
Patent Agency Ranking
公开(公告)号：KR100470731B1
公开(公告)日：2005-03-10
申请号：KR1020020032258
申请日：2002-06-10
Applicant: 한국전자통신연구원
Abstract: 본 발명은 하나의 SAM(Secure Application Module)을 이용하여 서로 다른 다수의 전자화폐사와 서로 다른 다수의 카드발급사에 의해 발급된 다종의 비접촉형 전자화폐용 IC 카드와의 지불 거래를 통해 통행요금 및 주차요금을 통합 지불하는 시스템 및 방법에 관한 것이다. 본 발명은, 서로 다른 다수의 전자화폐사와 서로 다른 다수의 카드발급사에 의해 발급된 서로 다른 복수의 비접촉형 전자화폐용 IC 카드; 차량의 입출차시 상기 차량의 게이트 진입을 감지하는 차량진입감지부; 상기 게이트에 진입한 차량의 차종을 감지하는 차종감지부; 차량이 진입한 게이트 번호 및 상기 차량의 입출차 시각을 설정하는 게이트 번호 및 시각 설정부; 상기 감지된 차종, 상기 설정된 차량의 입출차 게이트 번호 및/또는 상기 차량의 입출차 시각을 이용하여 상기 IC 카드 거래 금액을 계산하는 요금계산부; 상기 비접촉형 전자화폐용 IC 카드를 인식하고 상기 비접촉형 전자화폐용 IC카드와 통신하기 위한 카드 판독 및 통신부; 및 상기 서로 다른 전자화폐사별로 구분하여 각각 고유의 ID를 할당하여 해당 키셋을 각각 저장하고 상기 전자화폐사별로 구분된 키셋 및 그 키셋과 일치하는 상기 비접촉형 전자화폐용 IC 카드의 키셋을 이용하여 상기 IC 카드와의 상호 인증을 수행하며 상기 IC 카드와의 거래 금액 정보를 관리 및 저장하는 SAM;을 포함하고, 상기 상호인증이 완료된 후 상기 IC카드는 거래 금액만큼 잔액을 차감하고 상기 SAM은 상기 거래금액만큼 상기 해당 전자화폐사 및 카드발급사로 구분되는 거래금액정보를 증가시키는 것을 특징으로 한다.
-
公开(公告)号：KR1020040108311A
公开(公告)日：2004-12-23
申请号：KR1020030064737
申请日：2003-09-18
Applicant: 한국전자통신연구원
IPC: H04L9/06
CPC classification number: H04L9/0631 , H04L2209/122 , H04L2209/24
Abstract: PURPOSE: A Rijndael block encryption system and an encrypting and decryption method thereof are provided to encrypt and decrypt real-time data within a short period of time by using repeatedly a round-calculation unit. CONSTITUTION: A round-calculation unit(100) includes a round-calculation execution part for processing data in M/m bit units in a conversion process such as a substitution process, a mix column process, and an add round key process and a round-key generation part for generating a round-key in an add round key process. A round-calculation control unit controls a round-calculation operation of the round-calculation unit. A data memory unit stores intermediate data of M/m bits each round of the round-calculation unit.
Abstract translation: 目的：提供Rijndael块加密系统及其加密和解密方法，通过重复循环计算单元在短时间内对实时数据进行加密和解密。 构成：循环计算单元（100）包括用于在诸如替换处理，混合列处理和附加循环密钥处理等的转换处理中以M / m位单位处理数据的循环计算执行部件和圆 - 密钥生成部件，用于在添加循环密钥处理中生成轮密钥。 循环计算控制单元控制循环计算单元的循环计算操作。 数据存储单元存储每轮的圆计算单元的M / m位的中间数据。
-
公开(公告)号：KR100449491B1
公开(公告)日：2004-09-21
申请号：KR1020010078127
申请日：2001-12-11
Applicant: 한국전자통신연구원
IPC: G06F7/44
Abstract: PURPOSE: A device for a modular multiplication is provided to execute a modular multiplication at high speed by repeating a bit multiplication and executing a modular multiplication of data more than a specific bit, thereby reducing a circuit area of a modular multiplication device, and a reducing memory accessing times using a register for storing a mid-point. CONSTITUTION: A memory(160) stores data for executing a modular multiplication of information. A processor requests the modular multiplication and loads/uses the multiplication results from the memory(160). A register(230) receives data for a modular multiplication from the memory(160), stores the data, and stores a mid-point being generated during the modular multiplication. A modular circuit(240) repeats a bit multiplication calculation, executes a modular multiplication of data which are greater than a specific bit, and stores a mid-point in the register(230) and a result value in the memory(160). A reduction circuit(250) corrects the result value selectively in accordance with a comparison result of the result value and the modular value. A control circuit(220) outputs various kinds of control signals to the register(230), the modular circuit(240), and the reduction circuit(250), and controls the modular multiplication.
Abstract translation: 目的：提供一种用于模乘的设备，用于通过重复比特乘法并且执行比特定比特更多的数据的模乘，从而减少模乘设备的电路面积，并且减少 存储器访问时间使用寄存器来存储中间点。 构成：存储器（160）存储用于执行信息的模乘的数据。 处理器请求模乘法并加载/使用来自存储器（160）的乘法结果。 寄存器（230）从存储器（160）接收用于模乘的数据，存储数据，并且存储在模乘运算期间产生的中点。 模块电路（240）重复比特乘法计算，执行大于特定比特的数据的模乘，并且将中点存储在寄存器（230）中并将结果值存储在存储器（160）中。 减法电路（250）根据结果值和模值的比较结果选择性地校正结果值。 控制电路（220）将各种控制信号输出到寄存器（230），模块电路（240）和缩小电路（250），并控制模乘。
-
公开(公告)号：KR100436814B1
公开(公告)日：2004-06-23
申请号：KR1020010081717
申请日：2001-12-20
Applicant: 한국전자통신연구원
IPC: G06F7/552
Abstract: Disclosed is an RSA cryptographic processing apparatus capable of performing the fast operating function. A modular multiplication operation or a modular exponentiation operation, i.e., an RSA cryptographic operation, is selectively performed according to a control signal inputted, the modular operation of the data of 512 to 1024 bits is iteratively performed by use of 32-bit operating unit, and the data of 512 to 1024 bits is operated by use of a 32-bit operating unit, thereby minimizing the size of the register storing the data and reducing the size of the cryptographic apparatus, and which the intermediate value generated at the operation process is stored in the internal register instead of the memory, thereby minimizing the times of access to the memory.
Abstract translation: 公开了一种能够执行快速操作功能的RSA密码处理装置。 根据输入的控制信号选择性地执行模乘运算或模幂运算（即RSA密码运算），通过使用32位操作单元迭代地执行512至1024位数据的模运算， 并且通过使用32位操作单元来操作512到1024位的数据，由此使存储数据的寄存器的大小最小化并且减小密码设备的尺寸，并且在操作过程中生成的中间值是 存储在内部寄存器而不是存储器中，从而最大限度地减少对存储器的访问次数。
-
公开(公告)号：KR1020040050748A
公开(公告)日：2004-06-17
申请号：KR1020020077914
申请日：2002-12-09
Applicant: 한국전자통신연구원
IPC: G06K17/00
CPC classification number: G06K19/0723 , G06K19/0705
Abstract: PURPOSE: A low-power smart card and a controlling method thereof are provided to reduce entire power consumption of the smart card by stopping the rest unnecessary hardware in the smart card when only the specified module performs the needed operation such as a password operation and a data I/O(Input/Output) operation. CONSTITUTION: An I/O module(100) outputs a state signal according to an operation state. A logical sum gate(140) performs the logical sum for the state signal provided from the I/O module. Inverting-logical multiplication gates(150,160,170) perform the logical inversion multiplication for the logical summed state signal and a system clock. A CPU(110), a password operation module(120), and a random number generator(130) respectively receive an inverting-logical multiplied clock signal from each inverted logical multiplication gate.
Abstract translation: 目的：提供一种低功率智能卡及其控制方法，以便在只有指定的模块执行诸如密码操作和所需的操作之类的所需操作时，通过停止智能卡中的不必要的硬件来减少智能卡的全部功耗 数据I / O（输入/输出）操作。 构成：I / O模块（100）根据操作状态输出状态信号。 逻辑和门（140）执行从I / O模块提供的状态信号的逻辑和。 反相逻辑乘法门（150,160,170）对逻辑和状态信号和系统时钟执行逻辑反相乘法。 CPU（110），密码操作模块（120）和随机数发生器（130）分别从每个反向逻辑乘法门接收反相逻辑乘法时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.05 seconds)
