Abstract:
본 발명은 비트 동기 회로에 관한 것으로, 위상 및 주파수 비교기의 이득을 적절하게 제어하여, 비트 등기의 PLL루프 이득이 데이터의 비트 패턴에 따라 민감하게 변하지 않도록 할 뿐만 아니라 데이터의 비트 속도가 높은 경우에도 저역 여파기나 적분기에서 저역 주파수 성분을 왜곡없이 검출할수 있도륵 위상 및 주파수 비교기에서 출력되는 펄스의 폭을 데이터의 비트 속도에 무관한 형태로 정형함으로써 비트 동기의 PLL의 최적으로 동작하도록 하기 위한 것이다. 따라서, 본 발명은 입력되는 2진 데이터의 비트패턴 및 비트속도에 따라 PLL(Phase Locked Loop)의 루프(loop)이득이 민감하게 변하지 않고 500Mbps이상의 고속의 비트 속도에서도 안정되게 클럭과 데이터를 복구하는 비트동기회로에 있어서, 상기 입력되는 2진 데이터의 비트 단위 간격 중앙과 클럭펄스(CP)의 상승천이와의 위상관계를 상기 데이터에서 천이가 있을 때마다 출력하는 위상 및 주파수비교수단(PFC : Phase and frequency Comparator)(11), 상기 위상 및 주파수 비교수단(11)에 연결되어 상기 위사 및 주파수 비교수단(11)에서 출력된 펄스를 비트패턴 및 비트속도에 따라 위상 및 주파수 비교 이득이 둔감하게 변하도록 정형하여 제1 및 제2출력단자(U, D)를 출력하는 위상 및 주파수 비교이득 조절수단(12), 상기 위상 및 주파수 비교 이득 조절수단(12)에 연결되어 상기 위상 및 주파수 비교 이득 조절 수단(12)에서 출력되는 제1 및 제2출력단자(U, D)의 전압 또는 전류차를 저역 여파시키거나 적분하여 직류를 포함하는 저역 주파수 성분만을 전압으로 출력하는 저역여파수단(14), 상기 저역여파수단(14)과 위상 및 주파수 비교수단(11)에 연결되어 상기 저역여파수단(14)의 출력 전압에 따라 위상 및 주파수가 변경되는 클럭(CP)을 상기 위상 및 주파수 비교수단(11)으로 출력하는 전압제어 발진수단(15) 및 상기 전압 제어 발진수단(15)과 위상 및 주파수 비교 이득 조절 수단(12)에 연결되어 상기 전압제어 발진수단(15)에서 구동된 클럭펄스를 분주하여 상기 위상 및 주파수 비교이득 조절수단(12)으로 출력하는 분주수단(13)으로 구성되는 것을 특징으로 한다.
Abstract:
본발명은두 개의어플리케이션프로그램인터페이스(Application Program Interface: API) 토큰을이용한 API 인증방법으로, 사용자장치에일회용 API 토큰생성용정보및 일반 API 토큰을제공하는단계와, 상기사용자장치로부터의 API 호출됨에따라, 상기일회용 API 토큰생성용정보를이용하여생성된일회용 API 토큰및 상기일반 API 토큰을기반으로인증한결과에따라 API 호출을처리하는단계를포함한다.