-
公开(公告)号：KR100164121B1
公开(公告)日：1998-12-01
申请号：KR1019950055913
申请日：1995-12-23
IPC: H04L7/00 , H04L12/26 , H04L12/801 , H04L12/70
Abstract: 본 발명은 AU급 신호 상호교차기를 구성하는데 있어서 동기식 신호 입출력부와 AU급 신호 상호교차부간에 AUG 신호 4개를 다중화한 77.76Mbps 데이타의 접속 관계를 접속수단간 동일하게 하므로서 AU급 신호 상호교차부에 접속되는 입출력신호의 종류에 관계없이 상호 교차를 용이하게 하고, 다중화된 AUG 신호를 형성하는 유니트들의 상호교체를 통해 혼용 운용을 가능하게 하여 융통성 있는 기능구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬 처리하므로서 80MHz 미만의 속도로 안정된 분배장치를 제공할 수 있는 효과가 있다. 또한, 동기클럭원의 기준클럭을 시스템클럭 동기부에서 조정하므로서 지연소자 양을 줄일 수 있는 AU급 신호 상호교차기를 제공하고, 특히 동기식 STM-4/16 전송신호처리와 AU급 신호 상호교차 기능을 통합 수용하는 장치를 제공할 수 있는 효과가 있다.
-
公开(公告)号：KR100161754B1
公开(公告)日：1998-12-01
申请号：KR1019950055886
申请日：1995-12-23
IPC: H04L12/52
Abstract: 본 발명은 신호채널들을 스위칭할 때 블록킹이 발생하지 않도록 공간 스위칭 기능을 수행하는 광대역 회선분배 시스템에서의 공간 스위칭 장치에 관한 것으로, 외부로 부터 한 버스(BUS)씩 BTL 신호를 입력받아 TTL 신호로 변환하는 전단 시간스위치 접속부(21); 상기 전단 시간스위치 접속부(21)에서 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하는 위상정렬 기능부(22); 이중화 되어 상기 위상 정렬 기능부(22)로 부터 입력되는 신호를 VC3 신호단위로 공간스위칭 하는 스위칭 기능부(23); 상기 스위칭 기능부(23)로 부터 공간 스위칭된 버스(BUS) 단위의 TTL 신호를 BTL 신호로 변환하여 외부로 출력하는 후단 시간스위치 접속부(24); 외부로 부터 입력되는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정력 기능부(22)와 스위칭 기능부(23)에 공급하는 프로세서 접속부(25); 및 시스템의 기준클럭에 동기를 맞추어 전단 시간스위치 접속부(21)로 부터의 클럭신호를 체배하고 후단 시간스위치 접속부(24)로의 클럭신호를 분주시키는 클럭신호 처리기능부(26)를 구비하는 것을 특징으로 하여 고속의 신호접속이 가능하고, 가상채널 단위의 채널 스위칭시 블록킹이 발생하지 않으며, 또한 전/후단 스위치 모듈의 용량이 증가하는 경우 단순히 공간스위치 모듈의 수를 증가시킴으로 신호채널의 블록킹 없이 스위칭용량을 늘릴 수 있는 효과가 있다.
-
123.发明公开
公开(公告)号：KR1019980046384A
公开(公告)日：1998-09-15
申请号：KR1019960064709
申请日：1996-12-12
IPC: H04L12/43
Abstract: 본 발명은 디지틀 전송 분야의 동기식 전송시스템 분류중 단국형, 분기 결합형, 교차 연결형 중에서 교차 연결형에 속하는 것으로서 2.5Gbps급(STM-16) 입출력 링크와 링 망 연동 기능을 통합한 동기식 교차 연결 장치에 관한 것이다. 본 발명은 다수의 STM-16 신호에 대한 입출력 기능을 수행하는 입출력 수단과, 상기 입출력 수단의 신호를 교차/연결하는 신호 교차 수단과, 상기 입출력 수단과 상기 신호 교차 수단에 필요한 동기 신호를 출력하는 동기 수단으로 구성되어, 기능부간 다중화된 병렬 AUG 데이타의 접속 관계를 동일하게 하므로서 융통성 있는 기능 구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬처리하여 안정된 장치를 제공하고, 국간 전송 용량이 2.5Gbps급인 구간에서는 별도의 장치 없이 전송 능력을 가지므로, 규모면에서 경제적이고 효율적으로 구성할 수 있으며, 즉각적인 링 복구 기능을 가지므로서 생존도를 향상시킨다는 장점이 있다.
-
公开(公告)号：KR1019980038463A
公开(公告)日：1998-08-05
申请号：KR1019960057367
申请日：1996-11-26
IPC: H04L7/00
Abstract: 본 발명은 광대역 회선 분배 시스템(BDCS)의 시스템 클럭 발생기에서 동기된 시스템 클럭을 생성하기 위해서 필요로 하는 기준 동기원을 다수의 동기윈 후보 중에서 여러 가지의 선택 조건을 고려하여 효과적이고 적합하게 선택하게 하는 제어 방법에 관한 것으로서, 동기 품질 순위를 1로 설정하는 제 1단계와, 동기원 순위를 1로 설정하는 제 2단계와, 장애 상태가 아니고, 상기 제 1 및 제 2단계에서 설정된 조건을 만족시키는 동기원 후보가 있는 지를 확인하는 제 3단계와, 상기 제 3단계 결과 조건을 만족시키는 동기원 후보가 있으면, 해당 동기원 후보를 기준 동기원으로 선택하는 제 4단계와, 선택된 기준 동기원의 메시지를 생성하고 전송하는 제 5단계로 구성되어, 안정성이 높은 시스템, 클럭을 공급하여 장치의 신뢰성을 향상시킬 수 있으며, 망에서 발생할 수 있는 포인터 조정을 억제하여 지터성분을 줄일 수 있어서 전반적인 전송망 성능을 향상시킬 수 있는 장점이 있다.
-
公开(公告)号：KR1019970056315A
公开(公告)日：1997-07-31
申请号：KR1019950055886
申请日：1995-12-23
IPC: H04L12/52
Abstract: 본 발명은 신호채널들을 스위칭할 때 블록킹이 발생하지 않도록 공간 스위칭 기능을 수행하는 광대역 회선분배 시스템에서의 공간 스위칭 장치에 관한 것으로, 외부로 부터 한 버스(BUS)씩 BTL 신호를 입력받아 TTL 신호로 변환하는 전단 시간스위치 접속부(21); 상기 전단 시간스위치 접속부(21)에서 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하는 위상정렬 기능부(22); 이중화 되어 상기 위상 정렬 기능부(22)로 부터 입력되는 신호를 VC3 신호단위로 공간스위칭 하는 스위칭 기능부(23); 상기 스위칭 기능부(23)로 부터 공간 스위칭된 버스(BUS) 단위의 TTL 신호를 BTL 신호로 변환하여 외부로 출력하는 후단 시간스위치 접속부(24); 외부로 부터 입력되는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정력 기능부(22)와 스위칭 기능부(23)에 공급하는 프로세서 접속부(25); 및 시스템의 기준클럭에 동기를 맞추어 전단 시간스위치 접속부(21)로 부터의 클럭신호를 체배하고 후단 시간스위치 접속부(24)로의 클럭신호를 분주시키는 클럭신호 처리기능부(26)를 구비하는 것을 특징으로 하여 고속의 신호접속이 가능하고, 가상채널 단위의 채널 스위칭시 블록킹이 발생하지 않으며, 또한 전/후단 스위치 모듈의 용량이 증가하는 경우 단순히 공간스위치 모듈의 수를 증가시킴으로 신호채널의 블록킹 없이 스위칭용량을 늘릴 수 있는 효과가 있다.
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019950004799A
公开(公告)日：1995-02-18
申请号：KR1019930013965
申请日：1993-07-22
IPC: H04L12/43
Abstract: 본 발명은 비동기식 디지틀 계위 신호인 1.544Mb/s(DSIN), 2.048Mb/s(DSIE), 44.736Mb/s(DS3)신호를 인터페이스하여 동기식 컨테이너 신호 형태 사상 및 다중화한 후 동기식 디지틀 계위(SDH)신호인 STM-N(155.5Mb/s×N,N=1,4,16)신호로 변환하여 광전송하며, STM-N 광신호를 수신하여 역다중화 및 역사상 과정을 거쳐 DSIN,DSIE,DS3 신호를 변환하여 디지틀 전송을 하는 동기식 다중 전송장치에 관한 것으로, 기존의 비동기식 다중화 장비를 대치할 수 있을 뿐만 아니라 향후 전송용량의 확장시에도 용이하게 대응할 수 있어 효율적이며 경제적인 전송시스템을 구성할 수 있는 효과가 있다.
-
公开(公告)号：KR1019940010203B1
公开(公告)日：1994-10-22
申请号：KR1019910026033
申请日：1991-12-30
IPC: H04J3/06
Abstract: The system provides TU pointer processor which is used to generate, interpret and execute TU1 pointer of low-speed multiprocessor in the synchronous multiplexer of digital synchronous transmission system. The processor consists of a pointer generator (100) for producing pointer value and pointer word and detecting the phase of VC1 offset signal, a BLC controller (230) for controlling bitleaking and outputting data clock to improve jitter efficiency, a pointer interpreter (200) for deciding and sending pointer status to CPU.
Abstract translation: 该系统提供TU指针处理器，用于在数字同步传输系统的同步多路复用器中生成，解释和执行低速多处理器的TU1指针。 该处理器由用于产生指针值和指针字并检测VC1偏移信号的相位的指针发生器（100），用于控制打浆并输出数据时钟以提高抖动效率的BLC控制器（230），指针解释器（200） 用于决定和发送指针状态到CPU。
-
公开(公告)号：KR1019930015422A
公开(公告)日：1993-07-24
申请号：KR1019910026033
申请日：1991-12-30
IPC: H04J3/06
Abstract: 본 발명은 디지틀 동기 전송시스템의 동기 다중화기에 적용되는 저속 다중 처리부 중 TU1(Tributary Unit-1)포인터의 발생, 포인터의 해석, 및 처리를 실현하는 TU 포인터 처리기에 관한 것이다.
따라서, 본 발명은 CPU 인터페이스수단(320), 보내주는 레지스터 수단(310), 송신 타이밍 발생 수단(110), 포인터 발생수단(100), TU 데이타 형성수단(120), P/S 변환수단(130), 루프백 제어수단(300), 수신 타이밍 발생수단(210), S/P 변환수단(240), 포인터 해석수단(200), 프레임 오프셋 발생수단(220), 및 BLC 제어수단(230)으로 구성되는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.024 seconds)
